

ارائه یک ساختار جدید برای مبدل چند سطحی متقارن به منظور کاهش تعداد سویچ و هزینه مبدل

مجید حسین پور^{۱*} و علی سیفی^۲

اطلاعات مقاله	چکیده
دریافت مقاله: ۱۳۹۸/۰۵/۱۲	<p>در دهه های اخیر اینورترها نقش مهمی در سیستم های قدرت ایفا نموده اند و بهبود عملکرد آن ها هم از لحاظ ساختاری و هم از لحاظ کنترلی جزو علایق محققان بوده است. در این مقاله یک اینورتر چند سطحی دوطرفه متقارن جدید با هدف کاهش تعداد اجزاء کلیدزنی به ویژه برای تعداد سطوح خروجی زیاد ارائه شده است. این ساختار شامل منابع جریان مستقیم ورودی، کلیدهای قدرت و دیود قدرت است. این ساختار در مقایسه با ساختارهای کلاسیک و متقارن ارائه شده اخیر که سعی در کاهش ادوات کلیدزنی دارند، در تعداد سطح مشابه حاوی تعداد کلید نیمه هادی قدرت کمتری می باشد. از همین رو هزینه کلی مبدل در مقایسه با ساختارهای مشابه مقرون به صرفه می باشد. برای نشان دادن کارایی ساختار پیشنهادی یک مقایسه جامع بین ساختار پیشنهادی با ساختارهای کلاسیک و نیز متقارن ارائه شده اخیر از حیث تعداد سویچ، تعداد درایور، تلفات توان و هزینه مبدل ارائه شده است. ساختار پیشنهادی برای اینورتر یازده سطحی تک فاز مورد بررسی قرار گرفته و در محیط Matlab/Simulink شبیه سازی شده و نمونه آزمایشگاهی آن برای تأیید کارکرد اینورتر پیشنهادی ساخته شده است.</p>
پذیرش مقاله: ۱۳۹۸/۰۹/۱۳	
<p>واژگان کلیدی: اینورتر چندسطحی، ساختار دوطرفه، کاهش تعداد سویچ، کاهش هزینه.</p>	

۱- مقدمه

بهره برداری مبدل های الکترونیک قدرت به علت پیشرفت روزافزون ادوات نیمه هادی قدرت، قیمت مناسب و حجم کم روز به روز در حال افزایش است. اینورترهای منبع ولتاژ در کاربردهای متعدد صنعتی از جمله لوکوموتیوها، پیشرانه دریایی، جبران سازی توان راکتیو، درایو موتور در رنج های توانی مختلف، کاربردهای متصل به شبکه به خصوص در شبکه های توزیع، تبدیل توان منابع انرژی تجدیدپذیر فتوولتائیک و بادی، منابع برق اضطراری (UPS)، سیستم های HVDC و ایستگاه های شارژ سریع خودرو برقی و غیره به کار گرفته شده است [۱].

اینورترهای چندسطحی در مقایسه با اینورترهای دوسطحی دارای مزایایی نظیر کیفیت بالای توان خروجی، THD پایین، دامنه بالای مولفه اصلی، راندمان بالا، تلفات

سوئیچینگ پایین، dv/dt پایین، PIV پایین، قابلیت گذر از خطای بالا می باشند [۱]. مبدل های چندسطحی کلاسیک به سه دسته اصلی دیود با نقطه خنثی مهار شده (NPC)، خازن شناور (FC) و اینورترهای چندسطحی آبشاری پل H (CHB) تقسیم بندی می شود. با افزایش تعداد سطوح ولتاژ خروجی ساختارهای کلاسیک با مشکل افزایش تعداد سویچ ها و المان های جانبی روبرو می شوند که این امر به خصوص در سطوح ولتاژ بالاتر مستقیماً هزینه و حجم را افزایش می دهد [۲].

کیفیت شکل موج خروجی اینورترهای چندسطحی با افزایش تعداد سطوح افزایش می یابد. در مبدل های چند سطحی کلاسیک با افزایش تعداد سطوح خروجی، تعداد ادوات کلیدزنی آنها به شدت افزایش می یابد. این امر پیچیدگی سیستم، حجم و هزینه را افزایش می دهد و

* پست الکترونیک نویسنده مسئول: hoseinpour.majid@uma.ac.ir

^۱ استادیار، دانشکده فنی مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران

^۲ فارغ التحصیل کارشناسی ارشد، دانشکده فنی مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران

طراحی مبدل‌های DC-AC و نیز مبدل‌های DC-DC مورد توجه قرار می‌گیرد [۱۱] و [۱۲].

ساختار این مقاله در ادامه به شرح زیر است: در بخش دوم ساختار کلی توپولوژی پیشنهادی ارائه می‌شود و یک نمونه از ساختارهایی که از دیود استفاده شده، ارائه می‌شود تا مشکلات مربوط به جریان برگشتی مطرح شده و بررسی می‌گردد. اصول عملکرد ساختار و روابط ریاضیاتی مربوط نیز در این بخش با کمک یک اینورتر تکفاز یازده سطحی توصیف شده است. محاسبات مربوط به تلفات شامل تلفات هدایتی و تلفات کلیدزنی در بخش سوم ارائه شده است. در ضمن مقادیر تلفات توان و بازده مبدل برای ساختار یازده سطحی پیشنهادی به ازای مقادیر مختلف اندازه و ضریب توان بار در بخش سوم ارائه شده است. در بخش چهارم مقایسه جامعی در زمینه‌های تلفات توان، تعداد سویچ، تعداد درایور و نیز هزینه ساختار پیشنهادی با تحقیقات مشابه ارائه شده است. نهایتاً نتایج شبیه‌سازی‌ها و پیاده‌سازی آزمایشگاهی در بخش پنجم ارائه شده است.

۲- توپولوژی اینورتر چندسطحی پیشنهادی

در این بخش برای بیان مسئله جریان برگشتی یک نمونه از ساختارهایی که در آنها از دیود به جای سویچ استفاده شده، مورد بررسی قرار می‌گیرد و مشکل جریان برگشتی و علت ایجاد اسپایک ولتاژ بیان می‌شود. در ادامه ساختار پیشنهادی معرفی شده و اصول عملکرد آن با کمک یک طرح اینورتر یازده سطحی تکفاز توضیح داده می‌شود و برای مشکل جریان برگشتی در حضور دیود راه حل مناسب ارائه می‌شود تا از ایجاد اسپایک ولتاژ جلوگیری شود.


ساختار مربوط به مرجع [۹] در شکل (۱) مشاهده می‌شود. کلیات این ساختار مشابه ساختار مرجع [۱۳] می‌باشد که به جای سویچ‌های موازی با هر کدام از منابع، یک دیود جایگزین شده است. همانطور که در بخش (۱) هم اشاره شد این ساختار بسیار شبیه ساختار [۴] است با این تفاوت که یک کلید برای حل مشکل جریان برگشتی برای سطح ولتاژ اول اضافه شده است. همانطور که در شکل (۲) مشاهده می‌شود برای بارهایی با ضریب توان پایین‌تر، مشکل جریان برگشتی بار و اسپایک در ولتاژ خروجی در سطوح بالاتر ولتاژ وجود خواهد داشت. این ساختار در حالت هفت سطحی صرفاً برای بارهایی که ضریب توان $0/886$ یا بیشتر دارند، می‌تواند به صورت دوطرفه به درستی کار کند.

می‌تواند تا حدودی قابلیت اطمینان و کارایی مبدل را کاهش دهد. بنابراین برای تولید شکل موجی با کیفیت بهتر سعی می‌شود تا سویچ‌ها و مدارهای راه‌انداز گیت به حداقل تعداد ممکن برسد [۳]. ساختارهای جدید که با هدف کاهش کلید ارائه می‌شوند، به دودسته اصلی تقسیم می‌شوند: تغییرات توپولوژیک، استفاده از منابع نامتقارن. دسته دوم در مقایسه با دسته اول تعداد سطوح خروجی بیشتری تولید می‌کنند ولی در این دسته استرس ولتاژ بیشتر بوده و تلفات کلیدها و توزیع توان برابری را ندارند.

در میان ساختارهای ارائه شده اخیر، غالباً در ساختارهایی که از دیود استفاده می‌کنند مشکل جریان برگشتی وجود دارد که منجر به ایجاد اسپایک ولتاژ به ازای بار پس‌فاز اهمی سلفی می‌شود. به عنوان مثال در [۴] یک توپولوژی سوئیچ-دیود آبخاری پیشنهاد شده است که در مقایسه با توپولوژی آبخاری کلاسیک، می‌تواند سطوح ولتاژ بیشتری را با تعداد کمتر از سوئیچ‌ها تولید کند. با این حال، به علت نبودن مسیر جریان برگشتی، تحت بار اهمی-سلفی با ضریب توان پایین، اسپایک ولتاژی در ولتاژ خروجی اتفاق می‌افتد که سبب کاهش کیفیت ولتاژ می‌شود. مراجع [۵-۱۰] هم دارای مشکل جریان برگشتی و ایجاد اسپایک ولتاژ برای بارهای اهمی-سلفی می‌باشند. در [۹] به مشکل جریان برگشتی موجود در [۴] اشاره شده و سپس ادعا شده که نسبت به این مشکل راهکار ارائه داده است. با این حال در این مقاله با اضافه کردن یک کلید در مقایسه با [۴]، صرفاً مشکل جریان برگشتی برای سطح ولتاژ V_{dc} برطرف شده است و برای بارهایی با ضریب توان پایین‌تر، مشکل جریان برگشتی بار در سطوح بالاتر ولتاژ همچنان وجود خواهد داشت. در این مقاله یک ساختار جدید از اینورترهای چند-سطحی با هدف کاهش ادوات الکترونیک قدرت ارائه شده است که از نظر تعداد کلیدهای قدرت و مدارات راه‌انداز با ساختارهای کلاسیک و تحقیقات اخیر قابل مقایسه است. در قسمت‌هایی از ساختار پیشنهادی، ضمن حفظ قابلیت عبور دو طرفه جریان، از دیود به جای سویچ استفاده شده است. این رویکرد در تعداد کلیدهای قدرت مورد نیاز در مقایسه با ساختارهای کلاسیک و تحقیقات مشابه کاهش قابل توجهی را آشکار می‌سازد. یکی دیگر از پارامترهای مهم در طراحی ساختار جدید در نظر گرفتن ولتاژ مسدودکنندگی سویچ‌ها می‌باشد که بایستی مقدار کمی داشته باشد. این امر در

نخواهد داشت. به دلیل پیوستگی جریان ناشی از حضور سلف در بار خروجی، این جریان به ناچار از مسیری دیگری عبور می‌کند که مسیر موجود برای این منظور مسیر خطچین مطابق شکل (۳)، دیود معکوس کلید S_{11} می‌باشد. در این حالت ولتاژ خروجی برابر با مجموع ولتاژهای $u_1+u_2+u_3$ خواهد بود. تا زمانی که مقدار لحظه‌ای جریان خروجی منفی باشد ولتاژ خروجی برابر $u_1+u_2+u_3$ خواهد بود. به محض اینکه مقدار لحظه‌ای جریان خروجی مثبت شد دیود D_{11} در حالت بایاس مستقیم قرار گرفته و می‌تواند هدایت کنند و در نتیجه سطح ولتاژ خروجی مطلوب برابر $2u$ تولید می‌شود. در نتیجه ناشی از جایگزینی دیود به جای سویچ، در خروجی چنین مبدل‌هایی در حضور بار سلفی اسپایک ولتاژ ایجاد می‌شود.


ساختار تعمیم یافته اینورتر چندسطحی پیشنهادی در شکل (۴) نشان داده شده است. این ساختار قابلیت تولید تمامی سطوح ولتاژ به ازای بارهای با ضریب توان‌های پایین را نیز دارا می‌باشد. در شکل (۵) ساختار پیشنهادی یازده سطحی نشان داده شده است که شامل یازده سویچ و یک دیود می‌باشد. در ساختار پیشنهادی در صورت افزایش تعداد سطوح به سیزده سطح، صرفاً یک سویچ و یک منبع DC به ساختار یازده سطحی اضافه خواهد شد که این امر مزیت اصلی ساختار پیشنهادی بوده و با افزایش تعداد سطوح، تعداد سویچ‌های مورد نیاز، اختلاف بیشتری با ساختارهای موجود متقارن ایجاد خواهد کرد.




شکل (۳): مسیر عبور جریان برگشتی برای سطح ولتاژ $2u$ در ساختار مرجع [۹]

در ساختارهای متقارن تعداد سطوح ولتاژ تولیدی (N) بر حسب تعداد منابع DC متقارن (n) براساس (۱) قابل بیان است:

$$N = 2n + 1 \quad (1)$$




شکل (۱): ساختار مبدل هفت سطحی ارائه شده در [۹]



شکل (۲): ولتاژ خروجی ساختار ارائه شده در [۹] به ازای بار اهمی سلفی با ضریب توان 0.786


در صورتی که ضریب توان بار خروجی کمتر از مقدار مذکور باشد، ساختار مورد بررسی قابلیت عملکرد دوطرفه نداشته و مشابه شکل (۲) در لحظاتی اسپایک ولتاژ ایجاد می‌شود. این اسپایک ولتاژ ناشی از وجود جریان برگشتی و عدم توانایی دیودهای جایگزین سویچ در عبور دادن این جریان می‌باشد که باعث می‌شود جریان از مسیر دیگری با سطح ولتاژ بالاتر عبور کند. نتیجه این امر ایجاد اسپایک ولتاژ و کاهش کیفیت ولتاژ خروجی می‌باشد.

در ادامه عملکرد ساختار ارائه شده در [۹] در لحظات ایجاد اسپایک ولتاژ با جزئیات بیشتر مورد بررسی قرار می‌گیرد. در این ساختار برای تولید سطح ولتاژ $2u$ کلیدهای S_{21} و S_{31} روشن بوده و سایر کلیدها خاموش می‌باشند. برای بارهای اهمی - سلفی مطابق شکل (۲) جریان نسبت به ولتاژ پس‌ساز است. در لحظه 0.418 کلیدهای S_{21} و S_{31} روشن می‌شوند تا سطح ولتاژ خروجی از u به $2u$ تغییر کند. به دلیل پس‌ساز بودن جریان، در این لحظه مقدار لحظه‌ای جریان منفی بوده و در نتیجه قابلیت عبور از دیود D_{11} را



شکل ۴. ساختار تعمیم یافته تک فاز توپولوژی پیشنهاد شده

موجود قابلیت هدایت جریان معکوس را نداشته باشد، مسیر جدیدی برای عبور جریان با پلاریته معکوس توسط روشن و خاموش شدن برخی سویچ‌ها فراهم شود. با فرض اینکه اندازه ولتاژ تمامی منابع ولتاژ برابر با E باشد، به عنوان نمونه برای تولید سطح خروجی $+3E$ ، بسته به پلاریته جریان خروجی دو حالت کلیدزنی متفاوت وجود دارد. در شرایطی که جریان لحظه‌ای بار مثبت است مطابق شکل (۶-الف) کلیدهای ۱، ۲، ۷ و ۸ روشن می‌شود ولی اگر جریان لحظه‌ای بار کوچک‌تر از صفر باشد مطابق شکل (۶-ب)، با روشن شدن کلیدهای ۱، ۲، ۶ و ۹ همچنان ولتاژ خروجی برابر با $+3E$ بوده و جریان لحظه‌ای منفی قابلیت عبور از مسیر مشخص شده را دارا می‌باشد. حالات مختلف کلیدزنی برای تولید سطوح ولتاژ خروجی برای مبدل یازده سطحی در جدول (۱) آورده شده است. همان گونه که در این جدول مشاهده می‌شود، در برخی از سطوح کلیدزنی تابع اندازه لحظه‌ای جریان بوده و با تغییر پلاریته جریان، طرح کلیدزنی جایگزین برای تولید همان سطح ولتاژ اعمال می‌شود.



شکل (۵): توپولوژی پیشنهادی یازده سطحی

در ساختار پیشنهادی تعداد سویچ مورد نیاز (N_{Switch})، تعداد درایور لازم (N_{Driver}) و تعداد دیود استفاده شده (N_{Diode}) برای تولید N سطح در ولتاژ خروجی براساس (۲)، (۳) و (۴) قابل بیان است:

$$N_{switch} = \begin{cases} \frac{3N + 11}{4} & ; N = 7, 11, \dots, 4k + 3 \\ \frac{3N + 9}{4} & ; N = 9, 13, \dots, 4k + 5 \end{cases} \quad (2)$$


$k = 1, 2, 3, \dots$

$$N_{Driver} = \frac{N + 9}{2} \quad (3)$$

$$N_{Diode} = \frac{N - 5}{4} ; N = 9, 13, \dots, 4k + 5 \quad (4)$$

رابطه (۲) نشان می‌دهد که شیب افزایش تعداد سویچ‌ها نسبت به تعداد سطوح برابر با 0.75 بوده و مقداری کوچکتر از یک است. در ساختارهای موجود برای اینورترهای چند سطحی دوجبهته، این شیب غالباً برابر با یک می‌باشد. این امر مزیت اصلی ساختار پیشنهادی است و با افزایش تعداد سطوح، میزان اختلاف تعداد سویچ‌های ساختار پیشنهادی با ساختارهای موجود افزایش بیشتری می‌یابد.

این ساختار نیازمند یک طرح کنترل جدید بوده و در آن صرفاً نیاز به یک سنسور جریان برای تشخیص پلاریته جریان لحظه‌ای بار می‌باشد. در این طرح کنترلی از جریان بار خروجی فیدبک گرفته می‌شود و بر اساس مثبت یا منفی بودن جریان، طرح کلیدزنی طراحی می‌شود. بنابراین طرح کلیدزنی بر اساس اندازه لحظه‌ای جریان به نحوی طراحی می‌شود که برای یک پلاریته مشخص جریان بر اساس توزیع متناسب تلفات کلیدزنی بین سویچ‌های موجود، مسیر مناسب انتخاب شود و در صورتی که پلاریته جریان لحظه‌ای در یک سطح مشخص ولتاژ تغییر کند، در صورتی که مسیر



شکل (۶): مسیرهای عبور جریان برای مبدل یازده سطحی جهت تولید ولتاژ $+3E$ ، (الف) مسیر رفت جریان (ب) مسیر برگشت جریان

جدول ۱: حالات مختلف کلیدزنی برای مبدل یازده سطحی پیشنهادی

T_{10}	T_9	T_8	T_7	T_6	T_5	T_4	T_3	T_2	T_1	حالت	سطح
۱	۱	۰	۰	۰	۰	۰	۰	۱	۱	۱	۵
۱	۰	۰	۱	۰	۰	۰	۰	۱	۱	$i > 0$	۴
۱	۱	۱	۰	۰	۰	۰	۰	۱	۰	$i < 0$	
۱	۱	۱	۰	۰	۰	۰	۰	۱	۰		
۱	۱	۰	۰	۱	۰	۰	۰	۱	۰	۴	۳
۱	۰	۱	۱	۰	۰	۰	۰	۱	۰	$i > 0$	
۱	۱	۰	۰	۱	۰	۰	۰	۱	۰	$i < 0$	
۱	۰	۰	۰	۰	۱	۰	۰	۱	۱	۶	
۱	۰	۱	۰	۰	۱	۰	۰	۱	۰	۷	۲
۰	۰	۰	۰	۱	۱	۰	۰	۰	۰	۸	۱
۱	۰	۰	۰	۰	۰	۰	۱	۰	۰	۹	
۰	۰	۰	۰	۰	۰	۱	۰	۱	۰	۱۰	۰
۰	۰	۰	۰	۱	۱	۱	۱	۰	۰	۱۱	-۱
۰	۰	۱	۰	۰	۱	۱	۱	۰	۰	۱۲	-۲
۰	۰	۰	۰	۰	۱	۱	۱	۰	۱	۱۳	-۳
۰	۰	۱	۱	۰	۰	۱	۱	۰	۰	$i > 0$	
۰	۱	۱	۰	۰	۰	۱	۱	۰	۰	$i < 0$	
۰	۱	۰	۰	۱	۰	۱	۱	۰	۱	۱۵	
۰	۱	۱	۰	۰	۰	۱	۱	۰	۰	۱۶	-۴
۰	۰	۰	۱	۰	۰	۱	۱	۰	۱	$i > 0$	
۰	۱	۱	۰	۰	۰	۱	۱	۰	۰	$i < 0$	
۰	۱	۰	۰	۰	۰	۱	۱	۰	۱	۱۸	-۵

۳- محاسبات مربوط به تلفات

هنگامی که تجهیز جریان را مسدود می‌کند (حالت OFF) که در این شرایط از آنجایی که جریان نشستی در حالت خاموش بودن عملاً ناچیز است [۱۲]، تلفات ناچیز بوده و می‌توان از آن صرف نظر کرد؛ (۲) هنگامی که تجهیز هدایت

تلفات یک مبدل الکترونیک قدرت معادل با مجموع توان تلفاتی تمامی ادوات نیمه‌هادی قدرت است. تلفات ناشی از یک تجهیز نیمه‌هادی می‌تواند به سه دسته تقسیم شود: (۱)

$$\begin{aligned}
 E_{on,j} &= \int_0^{t_{on}} v(t) i(t) dt \\
 &= \int_0^{t_{on}} \left[\left(V_{o,j} \frac{t}{t_{on}} \right) \left(-\frac{I}{t_{on}} (t - t_{on}) \right) \right] dt \quad (8) \\
 &= \frac{1}{6} V_{o,j} I t_{on}
 \end{aligned}$$

که $E_{on,j}$ نشان دهنده تلفات انرژی روشن شدن و t_{on} زمان لازم برای روشن شدن کلید I است. جریان کلید بعد از روشن شدن با I مشخص شده و $V_{o,j}$ نشان دهنده ولتاژی است که کلید I به هنگام خاموش بودن بایستی مسدود کند. به طور مشابه تلفات انرژی کلید I در هنگام خاموش شدن را می توان با (۹) محاسبه کرد.

$$\begin{aligned}
 E_{off,j} &= \int_0^{t_{off}} v(t) i(t) dt \\
 &= \int_0^{t_{off}} \left[\left(V_{o,j} \frac{t}{t_{off}} \right) \left(-\frac{I'}{t_{off}} (t - t_{on}) \right) \right] dt \quad (9) \\
 &= \frac{1}{6} V_{o,j} I t_{off}
 \end{aligned}$$

که t_{off} زمان لازم برای خاموش شدن کلید I بوده و I' جریان قبل از خاموش شدن کلید می باشد. تلفات کلیدزنی تابع تعداد تغییر وضعیت های کلیدها و همچنین تکنیک کلیدزنی می باشد. در بازه زمانی ۱ ثانیه، سوئیچ I تعداد f_j بار تغییر وضعیت می دهد، که f_j فرکانس سوئیچینگ است. از این رو، فرض بر این است که مجموع تلفات سوئیچینگ قدرت را می توان به صورت زیر محاسبه کرد.

$$\rho_s = \sum_{j=1}^M \left[\frac{1}{6} V_{o,j} I (t_{on} + t_{off}) f_j \right] \quad (10)$$

تلفات کل اینورتر را می توان با استفاده از (۷) و (۱۰) محاسبه کرد.

$$\rho_{losses} = \rho_{c,avg} + \rho_s \quad (11)$$

بازده مبدل را می توان با استفاده از (۱۲) و (۱۳) محاسبه کرد.

$$P_{out} = V \times I \times \cos \theta \quad (12)$$

$$\eta = \frac{P_{out}}{P_{in}} = \frac{P_{out}}{P_{out} + \rho_{losses}} \quad (13)$$

می کند (حالت ON؛ و ۳) هنگامی که تجهیز در حالت کلیدزنی می باشد (حالت از ON به OFF یا برعکس تغییر می کند). بنابراین تلفات مربوط به اینورتر پیشنهادی تنها تلفات هدایت و سوئیچینگ در نظر گرفته می شود که درباره هر کدام در ادامه بحث شده است.

۳-۱- تلفات هدایتی

ترانزیستورهای قدرت مورد استفاده در توپولوژی پیشنهادی توانایی هدایت دو طرفه و مسدود کردن یک طرفه دارند. تلفات هدایتی ترانزیستور و دیود معمولی عبارتند از [۱۵]:

$$\rho_{c,Transistor}(t) = (V_T + R_T i^\beta(t)) i(t) \quad (5)$$

$$\rho_{c,Diode}(t) = (V_D + R_D i(t)) i(t) \quad (6)$$

که $\rho_{c,D}(t)$ و $\rho_{c,T}(t)$ به ترتیب مربوط به تلفات هدایتی ترانزیستور و دیود می باشند. V_D و V_T افت ولتاژ روی ترانزیستور و دیود در حالت روشن هستند، در حالی که R_T و R_D مقاومت ترانزیستور و دیود در حالت روشن هستند و β ثابتی است که تابع ویژگی های ترانزیستور است.


همانطور که در بخش ۲ اشاره شد، هدایت کلیدها تابع جریان لحظه ای بار $i_L(t)$ است. علاوه بر این بسته به سطح ولتاژ خروجی و پلاریته جریان بار، ترانزیستور یا دیود موازی کلید می تواند هدایت کند. در هر لحظه از زمان تعداد دیودها و ترانزیستورهای هدایت کننده به ترتیب برابر با $N_D(t)$ و $N_T(t)$ می باشند. بنابراین میانگین تلفات هدایتی می تواند با استفاده از (۵) و (۶) توسط (۷) قابل بیان است:

$$\begin{aligned}
 \rho_{c,avg} &= \frac{1}{\pi} \int_0^\pi \left[(N_T(t) V_T + N_D(t) V_D) i_L(t) \right. \\
 &\quad \left. + (N_T(t) R_T i_L^{\beta+1}(t)) \right. \\
 &\quad \left. + (N_D(t) i_L^2(t)) \right] d(\omega t) \quad (7)
 \end{aligned}$$





۳-۲- تلفات کلیدزنی (سوئیچینگ)

برای محاسبه تلفات کل کلیدزنی، یک کلید قدرت را در نظر گرفته و تلفات کلیدزنی آن محاسبه می شود. سپس برای محاسبه تلفات کلیدزنی کل اینورتر، تلفات تک تک کلیدها با هم جمع خواهد شد. برای محاسبه تلفات کلیدزنی یک کلید، یک تقریب خطی ولتاژ و جریان در طول دوره سوئیچینگ (انتقال از حالت روشن به حالت خاموش و بالعکس) مورد استفاده قرار می گیرد [۱۶]. تلفات انرژی در هنگام روشن شدن می تواند با (۸) محاسبه شود.


برای مدلسازی کلید از کلید IGBTIKFW60N60DH3E (۵۰ آمپر) استفاده شده است. جریان عبوری از کلیدها و ولتاژ مسدودکنندگی هر کلید در شبیه‌سازی تلفات در نظر گرفته می‌شوند. این شبیه‌سازی برای اینورتر پیشنهادی یازده سطحی با کلیدزنی SPWM شیفت فاز در پیک ولتاژ خروجی ۲۵۰ ولت انجام شده است. مقدار تلفات توان و بازده برای بارها در شرایط مختلف شامل بار اهمی سلفی، برای رنج‌های توانی و نیز ضریب توان‌های متفاوت در شکل (۷) ارائه شده است. در ادامه تلفات توپولوژی پیشنهادی با تلفات سایر توپولوژی‌های چندسطحی متقارن از جمله توپولوژی CHB متقارن و نیز توپولوژی‌های ارائه شده اخیر مقایسه شده است. شبیه‌سازی مربوط به تلفات ساختار پیشنهادی و نتایج مربوط به تلفات توان هر یک از سویچ‌ها و نیز دیود به صورت مجزا در شکل (۸) ارائه شده است. در ضمن شکل (۸) نشان‌دهنده مقادیر بازده برای ساختار پیشنهادی و ساختارهای مقایسه شده در شرایط یکسان می‌باشد. این شبیه‌سازی‌ها برای اینورتر پیشنهادی و ساختارهای مورد مقایسه برای ولتاژ خروجی یازده سطحی با منابع متقارن با تکنیک مدولاسیون SPWM شیفت فاز با فرکانس کلیدزنی ۳۵۰ هرتز در ۸۰٪ مقدار نامی کلید (به عبارتی در ولتاژ ۴۰۰ ولت و جریان ۴۰ آمپر) در توان خروجی ۷۲۱۸ وات برای بار مقاومتی انجام شده است. برای مدل‌سازی کلید از همان کلید IGBT IKFW60N60DH3E (۵۰ آمپر) استفاده شده است. همان‌طور که در شکل (۸) مشاهده می‌شود مقدار بازده ساختار پیشنهادی در مقایسه با ساختار متداول CHB و نیز ساختارهای ارائه شده اخیر بهتر می‌باشد که به مفهوم تلفات کمتر ساختار پیشنهادی به‌زای توان مشخص در مقایسه با ساختارهای مورد مقایسه می‌باشد.



شکل (۸): نتایج شبیه‌سازی تلفات و مقایسه آن‌ها




کلیدزنی دیودی کلید




شکل (۷): نتایج شبیه‌سازی تلفات توان برای توان‌های خروجی مختلف الف- ۸۰۱/۶ وات، ب- ۴۳۶ وات، ج- ۲۴۷/۱ وات، د- ۱۵۳/۸ وات، و- بازده و تلفات توان برای توان‌های خروجی مختلف

شبیه‌سازی تلفات بر اساس داده‌های سازنده انجام می‌شود.



شکل (۹): مقایسه تعداد سویچ‌های ساختارهای مختلف به‌ازای تعداد سطوح یکسان



شکل (۱۰): مقایسه تعداد درایورهای ساختارهای مختلف به ازای تعداد سطوح یکسان

جدول ۲ برای بررسی هزینه اینورتر یازده‌سطحی پیشنهادی با پیک ولتاژ خروجی ۱۵۰۰ ولت و مقایسه هزینه ادوات الکترونیک قدرت با ساختار CHB متقارن ارائه شده است. ساختار یازده‌سطحی پیشنهادی دارای ۴ کلید با ریتینگ $5V_{DC}$ ، ۴ کلید با ریتینگ $2V_{DC}$ و ۳ کلید با ریتینگ V_{DC} است و ساختار CHB متقارن دارای ۲۰ کلید با ریتینگ V_{DC} می‌باشد. با وجود اینکه مقدار ولتاژ مسدودکنندگی ساختار CHB متقارن، از ساختار پیشنهادی کمتر است و در نتیجه سویچ‌های ارزان‌تری برای این ساختار مورد نیاز است، اما به دلیل تعداد سویچ‌های بیشتر در ساختار CHB متقارن، هزینه سویچ‌های ساختار پیشنهادی کمتر از ساختار CHB متقارن حاصل شده است. شایان‌ذکر است که در جدول ۲ هزینه درایور سویچ‌ها ارائه نشده است که در صورت لحاظ کردن هزینه درایورها، ساختار پیشنهادی برتری بیشتری نسبت به CHB متقارن خواهد داشت.

در (۱۴) نحوه محاسبه ولتاژ مسدودکنندگی کل بر حسب ولتاژ معکوس ماکزیمم (PIV) تک‌تک سویچ‌ها ارائه شده

۴- مقایسه با سایر ساختارها

در این بخش ساختار پیشنهادی بر اساس تعداد کلید و تعداد درایور بر حسب تعداد سطوح ولتاژ خروجی با سایر ساختارهای اینورترهای چندسطحی متقارن در شرایط یکسان مقایسه شده است. از پارامترهای مهم در هزینه مبدل‌های چندسطحی می‌توان به تعداد سویچ‌ها و درایورها و نیز ولتاژ معکوس کلیدها اشاره نمود. هر چه تعداد و مقدار این پارامترها کمتر باشند نشان‌دهنده هزینه تمام‌شده پایین‌تر برای مبدل می‌باشد. بدیهی است که تعداد زیاد کلید، تعداد درایور راه‌انداز مورد نیاز و سایر اجزای پشتیبان مانند هیت سنک، مدارهای اسنابر و غیره را افزایش می‌دهد که مستقیماً با هزینه در ارتباط است.

ساختار پیشنهادی در مقایسه با ساختار کلاسیک و ساختارهای ارائه شده اخیر، دارای تعداد سویچ کمتر برای سطوح ولتاژ مشابه است. مقایسه تعداد کلیدهای ساختار پیشنهادی و دیگر مبدل‌های متقارن چندسطحی به ازای سطوح ولتاژ مختلف در شکل (۹) ارائه شده است. در شکل (۹) شیب هر کدام از نمودارها متناسب با هزینه و حجم ساختار مربوط می‌باشد. در اغلب ساختارهای ارائه شده شیب این نمودارها برابر با یک می‌باشد. به بیان دیگر به ازای افزایش دوسطح، دو کلید به ساختار اضافه می‌شود. در شکل (۹) برای ساختار CHB متقارن شیب نمودار برابر با ۲ است که بیانگر تعداد بسیار زیاد سویچ‌ها در ساختار CHB متقارن می‌باشد. شیب مذکور برای ساختار پیشنهادی برابر با $0/75$ می‌باشد و به ازای افزایش چهار سطح در ولتاژ خروجی صرفاً نیاز به افزایش سه سویچ در ساختار پیشنهادی می‌باشد. واضح است که ساختار پیشنهادی بهبود قابل توجهی در کاهش تعداد سویچ‌ها به‌ویژه در سطوح بالا نشان می‌دهد. مطابق شکل (۱۰) ساختار پیشنهادی از نظر تعداد درایور شرایط مناسبی داشته و صرفاً ساختار پیشنهادی در [۲۲] و [۲۴] از نظر تعداد درایورها به ازای سطوح ولتاژ یکسان با ساختار پیشنهادی اختلاف ناچیزی داشته و تعداد درایور کمتری دارند. در حالی که ساختار ارائه شده در [۲۲] و [۲۴] مطابق شکل (۹) در سطوح ولتاژ یکسان، تعداد کلیدهای بیشتری نسبت به ساختار پیشنهادی دارند. علیرغم وجود تعداد زیاد سویچ‌ها در ساختار CHB متقارن، از آنجا که ولتاژ مسدودکنندگی کل در این ساختار کم می‌باشد، لذا هزینه ساختار CHB متقارن معمولاً پایین‌بوده و گزینه مناسبی برای مقایسه در این زمینه می‌باشد.

است:

$$TBV = \sum_{Switch=1}^M PIV \quad (14)$$

تعداد کمتر سویچ‌ها در ساختار پیشنهادی منجر به کاهش هزینه ساختار پیشنهادی در مقایسه با ساختار CHB متقارن می‌شود. ولتاژ مسدودکنندگی کل ساختار پیشنهادی در مقایسه با سایر ساختارهای ارائه‌شده اخیر در یک محدوده بوده و یا بهتر از آن‌ها می‌باشد. در ضمن هزینه سویچ در ساختار پیشنهادی کمتر از ساختارهای ارائه‌شده اخیر می‌باشد که این امر به مفهوم هزینه کمتر ساختار پیشنهادی در مقایسه با ساختارهای ارائه‌شده اخیر می‌باشد. شایان ذکر است به دلیل تعداد سویچ کمتر ساختار پیشنهادی، طبیعتاً در صورت لحاظ کردن هزینه درایورها، ساختار پیشنهادی برتری بیشتری نسبت به ساختارهای مشابه خواهد داشت.

برای محاسبه هزینه سویچ‌ها در جدول ۳ از اطلاعات سویچ‌های ارائه‌شده در جدول ۲ استفاده شده است. از جدول ۳ می‌توان دریافت که ولتاژ مسدودکنندگی کل ساختار پیشنهادی صرفاً با ساختار CHB متقارن تفاوت معناداری دارد که در جدول ۲ این امر مورد بررسی قرار گرفت و نشان داده شد که با وجود ولتاژ مسدودکنندگی کل بیشتر در ساختار پیشنهادی در مقایسه با ساختار CHB متقارن،

جدول (۲): مقایسه هزینه ادوات الکترونیک قدرت ساختار پیشنهادی و ساختار CHB متقارن

نام قطعه	سطح ولتاژ	سطح جریان	قیمت واحد (دلار)		پیشنهادی ۱۱ سطحی		CHB متقارن ۱۱ سطحی	
			تعداد	هزینه (دلار)	تعداد	هزینه (دلار)	تعداد	هزینه (دلار)
IXGH60N30C3	۳۰۰ V	۶۰ A	۵/۰۱	۳	۱۵/۰۳	۲۰	۱۰۰/۲	www.mouser.co.uk
IXGH60N60C3	۶۰۰ V	۶۰ A	۸/۳۲	۴	۳۳/۲۸	-	-	
IXYH60N90C3	۹۰۰ V	۶۰ A	۷/۳۵	-	-	-	-	
IXGH30N120B3D1	۱/۲ KV	۶۰ A	۹/۵۳	-	-	-	-	
IXYH24N170C	۱/۷ KV	۵۸ A	۱۱/۲۵	۴	۴۵	-	-	
DPG60C300QB (Diode)	۳۰۰ V	۶۰ A	۴/۰۹	۱	۴/۰۹	-	-	
					۹۷/۴		۱۰۰/۲	هزینه کل (دلار)

جدول (۳): پارامترهای مقایسه‌ای اینورترهای چندسطحی در سطح یازده


ساختار	تعداد سطوح	تعداد سویچ	تعداد دیود	تعداد خازن	تعداد منبع	$TBV(*V_{DC})$	تعداد درایور	هزینه سویچ‌ها (دلار)
CHB	متقارن	۱۱	۲۰	۰	۵	۲۰	۲۰	۱۰۰/۲
	نامتقارن	۱۱	۱۲	۰	۳	۲۴	۱۲	۸۷/۷۲
[۱۸] (۲۰۱۵)	۱۱	۱۲	۰	۰	۵	۲۸	۱۲	۹۹/۹۴
[۱۹] (۲۰۱۶)	۱۱	۱۴	۰	۰	۵	۳۰	۱۱	۹۸/۸۴
[۲۰] (۲۰۱۷)	۱۱	۱۶	۰	۰	۵	۳۳	۱۱	۱۱۳/۸۷
[۲۲] (۲۰۱۷)	۱۱	۱۲	۰	۰	۵	۳۲	۹	۹۷/۲۲
[۲۳] (۲۰۱۷)	۱۱	۱۴	۸	۰	۵	۲۲	۱۴	۱۲۹/۴۲
[۲۴] (۲۰۱۷)	۱۱	۱۲	۰	۰	۵	۴۰	۹	۱۰۹/۷
[۲۵] (۲۰۱۸)	۱۱	۱۴	۰	۰	۵	۲۲	۱۴	۱۰۹/۳
پیشنهادی	۱۱	۱۱	۱	۰	۵	۳۱	۱۰	۹۷/۴۴

۵- نتایج شبیه‌سازی و پیاده‌سازی


در این بخش نتایج شبیه‌سازی و پیاده‌سازی اینورتر پیشنهادی ارائه می‌شود. روش‌های مختلفی برای مدولاسیون

این اینورترهای چندسطحی وجود دارد که به دو دسته کلی تقسیم می‌شوند: (۱) روش کلیدزنی فرکانس پایه و (۲) روش‌های کلیدزنی فرکانس بالا. از روش‌های مدولاسیون

مقایسه می‌شوند و پالس‌های به دست آمده برای تغییر وضعیت ترانزیستورهای قدرت جهت تولید سطوح ولتاژ مورد استفاده قرار می‌گیرند. در شکل (۱۳) نتایج مربوط به کلیدزنی PWM به ازای بار اهمی سلفی ارائه شده است. شکل (۱۳-الف) که نتایج ولتاژ و جریان خروجی را در محیط شبیه‌سازی نشان می‌دهد، بیان‌گر شکل موج ولتاژ یازده سطحی با گام‌های برابر ۱۲ ولت بوده و میزان اختلاف فاز جریان نسبت ولتاژ برابر با ۳۷ درجه می‌باشد.



شکل (۱۱): سیستم پیشنهادی برای کاربرد مبدل چندسطحی در آرایه‌های خورشیدی با استفاده از مبدل DC-DC تک‌ورودی چندخروجی [۲۹]



شکل (۱۲): شمای کلی از مدار عملی ساختار پیشنهادی

در شکل (۱۳-ب) نتایج پیاده‌سازی آزمایشگاهی برای کلید زنی PWM ارائه شده است که تطابق کامل با نتایج شبیه‌سازی دارد. در شکل (۱۳-ب) هر گام ولتاژ در صفحه اسکوپ برابر با ۲۰ ولت و هر گام جریان برابر با ۲ آمپر می‌باشد که در قسمت پایینی صفحه اسکوپ این نکته به وضوح قابل‌رویت است. اعوجاج هارمونیک کل برای ولتاژ و جریان به ترتیب در شکل (۱۳-ج) و (۱۳-د) ارائه شده است.

فرکانس بالا می‌تواند به PWM چندحامله و تکنیک‌های مدولاسیون بردار فضایی را نام برد و از روش‌های مدولاسیون فرکانس پایین می‌توان به مدولاسیون نردبانی، روش حذف هارمونیک فعال و روش حذف هارمونیک انتخابی اشاره نمود. ساختار پیشنهادی می‌تواند با هر یک از این روش‌ها مدولاسیون سازگاری مناسب داشته باشد. در این مقاله ساختار پیشنهادی با دوروش کلیدزنی PWM و روش حذف هارمونیک انتخابی شبیه‌سازی و پیاده‌سازی شده است. برای بررسی عملکرد توپولوژی پیشنهادی، ساختار یازده‌سطحی اینورتر پیشنهادی در محیط MATLAB/SIMULINK شبیه‌سازی شده است. در این ساختار از پنج منبع ورودی DC متقارن به صورت $E_1=E_2=E_3=E_4=E_5=12V$ استفاده شده است. شبیه‌سازی و پیاده‌سازی برای فرکانس ۵۰ هرتز و به ازای بار خروجی اهمی خالص و نیز اهمی سلفی انجام شده است.

در شبیه‌سازی ساختار پیشنهادی برای منابع ورودی از منابع ولتاژ DC جداگانه استفاده شده است. در عمل، این منابع ولتاژ DC ممکن است از طریق منابع انرژی تجدیدپذیر مانند پانل‌های فتوولتائیک، سلول سوختی و ... قابل دسترسی باشد. با این حال، اگر یک منبع DC در دسترس نباشد، منابع ولتاژ DC مورد نیاز را می‌توان توسط یک مبدل DC-DC یک ورودی چند خروجی مطابق مدار ارائه شده در شکل (۱۱) به دست آورد [۲۹].



به منظور تأیید صحت عملکرد اینورتر چندسطحی پیشنهادی، نتایج شبیه‌سازی و پیاده‌سازی آزمایشگاهی در کنار هم ارائه شده است. در نمونه آزمایشگاهی از مسافت‌های IRFP 450 و دیود 1N5408 استفاده شده و مدار راه‌انداز گیت با استفاده از اوپتوکوپلر TLP 250 اجرا شده است. از سه منبع تغذیه DC دوخروجی به منظور تولید پنج‌سطح ولتاژ DC ۱۲ ولتی استفاده شده است. به منظور تولید پالس‌های کلیدزنی از میکروکنترلر Arduino Mega 2560 استفاده شده است. برای حالتی که بار خروجی اهمی خالص است مقاومت ۲۵ اهم در نظر گرفته شده و برای حالتی که بار خروجی اهمی سلفی است، مقاومت ۲۵ اهم و اندوکتانس ۶۰ میلی‌هانری در نظر گرفته شده است. شمای کلی از مدار عملی در شکل (۱۲) قابل مشاهده است.

الف) کلیدزنی PWM

این طرح کنترلی مبتنی بر مدولاسیون فرکانس بالا است. در این طرح کنترلی سیگنال‌های حامل با سیگنال مرجع

شکل (۱۳) تأیید می‌کند که ناشی از وجود دیود در مدار اسپایک ولتاژ حاصل نمی‌شود که این امر ناشی از وجود سنسور جریان و انتخاب مسیر مناسب برای جلوگیری از اسپایک ولتاژ می‌باشد. این امر به وضوح نشان می‌دهد که ساختار پیشنهادی با وجود تعداد سوئیچ‌های کمتر به درستی توانایی تغذیه دوجته را دارا می‌باشد.


در شکل (۱۴) نتایج شبیه‌سازی و پیاده‌سازی با کلیدزنی PWM برای بار خروجی اهمی ارائه شده است. عملکرد صحیح ساختار پیشنهادی و تطابق نتایج شبیه‌سازی و پیاده‌سازی در این شکل به وضوح قابل رویت است.




شکل (۱۴): شکل موج ولتاژ و جریان خروجی برای ساختار پیشنهادی یازده سطحی پیشنهادی با کلیدزنی PWM به ازای بار اهمی خالص، الف- شبیه‌سازی، ب- پیاده‌سازی

ب) کلیدزنی حذف انتخابی هارمونیک‌ها


تکنیک کلیدزنی نردبانی روشی مبتنی بر فرکانس کلیدزنی پایه می‌باشد که تحقیقات زیادی در زمینه حذف انتخابی هارمونیک‌های ولتاژ خروجی در روش کلیدزنی نردبانی انجام شده است. در یک اینورتر یازده سطحی تک‌فاز مطابق شکل (۱۵) با استفاده از تکنیک حذف انتخابی هارمونیک‌ها برای حذف هارمونیک‌های سوم، پنجم، هفتم و نهم ولتاژ می‌توان معادلات زیر را نوشت.




(الف)



(ب)






(ج)



(د)

شکل (۱۳): شکل موج ولتاژ و جریان خروجی و THD آن‌ها برای ساختار پیشنهادی یازده سطحی پیشنهادی با کلیدزنی PWM به ازای بار اهمی سلفی الف- شبیه‌سازی، ب- پیاده‌سازی

ج- THD ولتاژ خروجی، د- THD جریان خروجی



(د)

شکل (۱۶). شکل موج ولتاژ و جریان خروجی و THD آن‌ها برای ساختار پیشنهادی یازده سطحی پیشنهادی با کلیدزنی حذف انتخابی هارمونیک‌ها به ازای بار اهمی سلفی الف- شبیه سازی، ب- پیاده سازی ج- THD ولتاژ خروجی در شبیه سازی د- THD جریان خروجی در شبیه سازی

شکل (۱۶) نشانگر شکل موج ولتاژ یازده سطحی و جریان خروجی اینورتر و نیز THD ولتاژ و جریان خروجی با کلیدزنی حذف انتخابی هارمونیک‌ها به ازای بار اهمی سلفی می‌باشد. عملکرد صحیح ساختار پیشنهادی، پله‌های ولتاژ ۱۲ ولتی، تطابق نتایج شبیه سازی و پیاده سازی و نیز مقادیر مطلوب برای THD ولتاژ و جریان از شکل (۱۶) قابل مشاهده است.

$$\frac{4V_{DC}}{\pi} \sum_{i=1}^5 \cos(\theta_i) = V_D \quad (14)$$

$$\frac{4V_{DC}}{3\pi} \sum_{i=1}^5 \cos(3\theta_i) = 0 \quad (15)$$


$$\frac{4V_{DC}}{5\pi} \sum_{i=1}^5 \cos(5\theta_i) = 0 \quad (16)$$

$$\frac{4V_{DC}}{7\pi} \sum_{i=1}^5 \cos(7\theta_i) = 0 \quad (17)$$

$$\frac{4V_{DC}}{9\pi} \sum_{i=1}^5 \cos(9\theta_i) = 0 \quad (18)$$

$$m_a = \frac{\pi \times V_D}{2 \times (N - 1) \times V_{DC}} \quad (19)$$

که V_D بیانگر مؤلفه اصلی ولتاژ بوده و N بیانگر حداکثر تعداد سطوح است.




شکل (۱۵): ولتاژ یازده سطحی خروجی در روش کلیدزنی حذف انتخابی هارمونیک‌ها

در این مقاله زوایای کلیدزنی بهینه جهت حذف هارمونیک‌های انتخابی و کاهش THD ولتاژ بر اساس زوایای بهینه ارائه شده در [۲۲] برای اینورتر یازده سطحی استفاده شده است. مقادیر $\theta_1, \theta_2, \theta_3, \theta_4$ و θ_5 استفاده شده در شبیه سازی به ازای شاخص مدولاسیون $m_a = 0.8$ در جدول ۴ آورده شده است.

جدول ۴: زوایای محاسبه شده برای شاخص مدولاسیون ۰/۸


θ_5	θ_4	θ_3	θ_2	θ_1	m_a
۶۳/۷۴	۴۱/۸۶	۳۱/۰۶	۱۵/۷۲	۶/۷۴	۰/۸




حذف انتخابی هارمونیک‌ها برای بار خروجی اهمی خالص ارائه شده است. عملکرد صحیح ساختار پیشنهادی و تطابق نتایج شبیه‌سازی و پیاده‌سازی در این شکل به‌وضوح قابل رؤیت است.

۶. نتیجه‌گیری

از آنجا که در حال حاضر اینورترهای چندسطحی کاربردهای متنوعی دارند، محققان در تلاش برای کاهش تعداد اجزاء و افزایش تعداد سطوح خروجی این اینورترها می‌باشند. توپولوژی پیشنهادی سعی دارد تا تعداد ادوات اینورتر چند سطحی تکفاز را کاهش دهد. در ساختارهایی که از دیود برای کاهش ادوات کلیدزنی استفاده می‌شود بایستی مسیر جریان برگشتی برقرار باشد تا از تولید اسپایک ولتاژ جلوگیری شود. اصول عملکرد ساختار پیشنهادی توضیح داده شده و شبیه‌سازی و پیاده‌سازی ساختار پیشنهادی انجام شده است. نتایج حاصل از شبیه‌سازی درستی عملکرد ساختار پیشنهادی را نشان می‌دهند و نتایج حاصل از پیاده‌سازی تطابق کامل با شبیه‌سازی را به وضوح بیان می‌کنند. مقایسه توپولوژی پیشنهادی شده با توپولوژی‌های متعارف و تحقیقات مشابه نشان می‌دهد که توپولوژی پیشنهادی شده به طور قابل توجهی تعداد اجزای کمتری داشته و در نتیجه هزینه و حجم آن کمتر می‌باشد.



(الف)



(ب)

شکل (۱۷): شکل موج ولتاژ و جریان خروجی برای ساختار پیشنهادی یازده سطحی پیشنهادی با کلیدزنی حذف انتخابی هارمونیک‌ها به ازای بار اهمی خالص الف- شبیه‌سازی، ب- پیاده‌سازی
در شکل (۱۷) نیز نتایج شبیه‌سازی و پیاده‌سازی با کلیدزنی

مراجع

- [1] S. Kouro, M. Malinowski, K. Gopakumar, J. Pou, L.G.Franquelo, B.Wu, J. Rodriguez, M. A. Pérez, and J. I. Leon, "Recent advances and industrial applications of multilevel converters", IEEE Transactions on Industrial Electronics, Vol. 57, No. 8, Aug. 2010, pp. 2553–2580.
- [۲] حسن فشکی فراهانی، "ارائه یک ساختار جدید برای اینورترهای منبع ولتاژ چندسطحی تکفاز بر مبنای کاهش تعداد کلیدهای نیمه‌هادی"، نشریه مدل‌سازی در مهندسی، دوره ۱۶، شماره ۵۲، بهار ۱۳۹۷، صفحه ۹۷–۱۰۸.
- [3] S. Behara, N. Sandeep, and U. R. Yaragatti, "Design and Implementation of Transformer-Based Multilevel Inverter Topology With Reduced Components", IEEE Transactions on Industry Applications, Vol. 54, No. 5, 2018, pp. 4632–4639.
- [4] D. N. R. S. Alishah, and S. H. Hosseini, "Novel topologies for symmetric, asymmetric, and cascade switched-diode multilevel converter with minimum number of power electronic components", IEEE Transactions on Industrial Electronics, Vol. 61, No. 10, 2014, pp. 5300–5310.
- [5] K. P. Panda, and G. Panda, "Application of swarm optimisation-based modified algorithm for selective harmonic elimination in reduced switch count multilevel inverter", IET Power Electronics, Vol. 11, No. 8, 2018, pp. 1472–1482.
- [6] N. V. Kumar, V. K. Chinnaiyan, P. Murukesapillay and S. P. Karthikeyan, "Multilevel inverter topology using single source and double source module with reduced power electronic components", Journal of Engineering, Vol. 2017, No. 5, 2017, pp. 139- 148.

- [7] R. S. Alishah, D. Nazarpour, S. H. Hosseini, and M. Sabahi, "New hybrid structure for multilevel inverter with fewer number of components for high-voltage levels", *IET power electronics*, Vol. 7, No. 1, January 2014, pp. 96-104.
- [8] R. Samanbakhsh, and A. Taheri, "Reduction of power electronic components in multilevel converters using new switched capacitor-diode structure", *IEEE Transactions on Industrial Electronics*, Vol. 63, No. 11, May 2016, pp. 7204-7214.
- [9] L. Wang, Q. H. Wu and W. H. Tang, "Novel Cascaded Switched-Diode Multilevel Inverter for Renewable Energy Integration", *IEEE Transactions on Energy Conversion*, Vol. 32, No. 4, Dec. 2017, pp. 1574- 1582.
- [۱۰] محمد رضا بنائی و حسین اژدرفاقی بناب، " ارائه، بررسی و مقایسه مبدل های dc-dc جدید تک کلیده با ضریب بهره بالا و تنش ولتاژ کم دو سر کلید"، نشریه مدل سازی در مهندسی، دوره ۱۷، شماره ۵۶، بهار ۱۳۹۸، صفحه ۱-۱۰.
- [۱۱] سید محمد مهدی میرطلاتی و گلناز تاجمیر، "طراحی، مدل سازی و ساخت یک مبدل Z-Source بهره بالا برای کاربرد در اتصال منابع انرژی تجدیدپذیر به شبکه برق. مدل سازی در مهندسی"، نشریه مدل سازی در مهندسی، دوره ۱۶، شماره ۵۳، تابستان ۱۳۹۷، صفحه ۲۲۱-۲۲۹.
- [12] F. Sedaghati, and S. H. L. Majareh, "A multilevel inverter based on cascade connection of submultilevel units with reduced switch count", *International Journal of Circuit Theory and Applications*, 2019.
- [13] E. Babaei and S. H. Hosseini, "New cascaded multilevel inverter topology with minimum of switches", *Energy Convers. Manag.*, Vol. 50, No. 4, 2009, pp. 2761–2767.
- [14] J. Ebrahimi, E. Babaei, and G. B. Gharehpetian, "A new multilevel converter topology with reduced number of power electronic components", *IEEE Trans. Ind. Electron.*, Vol. 59, No. 2, Feb. 2012, pp. 655–667.
- [15] S. Rohner, S. Bernet, M. Hiller, and R. Sommer, "Modulation, losses, semiconductor requirements of modular multilevel converters", *IEEE Transactions on Industrial Electronics*, Vol. 57, No. 8, Aug. 2010, pp. 2633–2642.
- [16] M. Ned, T. M. Undeland, and W. P. Robbins, "Power Electronics: Converters", *Applications and Design*, 2nd ed. Hoboken, NJ, USA: Wiley, 2001.
- [17] K. K. Gupta and S. Jain, "A Novel Multilevel Inverter Based on Switched DC Sources", *IEEE Transaction on Industrial Electronics*, Vol. 61, No. 7, July 2014.
- [18] M. R. J. Oskuee, M. Karimi, S. N. Ravadanegh and G. B. Gharehpetian, "An Innovative Scheme of Symmetric Multilevel Voltage Source Inverter with Lower Number of Circuit Devices", *IEEE Transaction on Industrial Electronics*, Vol. 62, No. 11, 2015.
- [19] R. S. Alishah, S. H. Hosseini, E. Babaei and M. Sabahi, "A New General Multilevel Converter Topology Based on Cascaded Connection of Sub-Multilevel Units with Reduced Switching Components, DC Sources and Blocked Voltage by Switches", *IEEE Trans. Industrial Electronics*, Vol. 63, No. 11, 2016, pp. 7157–7164.
- [20] M. Jayabalan, B. Jeevarathinam and T. Sandirasegarane, "Reduced switch count pulse width modulated multilevel inverter", *IET Power Electronics*, Vol. 10, No. 1, 2017, pp. 10-17.
- [21] S. M. Ali, R. S. Alishah, and V. Krishnasay, "A New Generalized Multilevel Converter Topology with Reduced Voltage on Switches, Power losses and Components", *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 7, No. 2, 2018, pp. 1094-1106.
- [22] M. D. Siddique, S. Mekhilef, N. M. Shah and M. A. Memon, "Optimal Design of a New Cascaded Multilevel Inverter Topology With Reduced Switch Count", *IEEE Access*, Vol. 7, pp. 24498-24510, 2019.
- [23] M. Saedian, J. Adabi and S. M. Hosseini, "Cascaded multilevel inverter based on symmetric–asymmetric DC sources with reduced number of components", *IET Power Electron*, Vol. 10, No. 12, 2017, pp. 1468-1478.
- [24] H. Samsami, A. Taheri, and R. Sammanbakhsh, "New bidirectional multilevel inverter topology with staircase cascading for symmetric and asymmetric structures", *IET Power Electronics*, Vol. 10, No. 11, 2017, pp. 1315-1323.
- [25] C. Dhananjayulu and S. Meikandasivam, "Implementation and Comparison of Symmetric and Asymmetric Multilevel Inverters for Dynamic Loads", *IEEE Access*, Vol. 6, 2018, pp. 738-746.
- [26] J. S. M. Ali, R. S. Alishah, N. Sandeep, S. H. Hosseini, E. Babaei, V. Krishnasay and U. R. Yaragatti, "A New Generalized Multilevel Converter Topology Based on Cascaded Connection of Basic Units", *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Early Access.

- [27] E. Babaei, S. Laali and Z. Bayat, "A Single-Phase Cascaded Multilevel Inverter Based on a New Basic Unit with Reduced Number of Power Switches" IEEE Transactions on industrial electronics, Vol. 62, No. 2, 2015, pp. 922-929.
- [28] J. Ebrahimi, E. Babaei and G. B. Gharehpetian, "A New Topology of Cascaded Multilevel Converters With Reduced Number of Components for High-Voltage Applications", IEEE Transaction on Power Electronics, Vol. 26, No. 11, 2011, pp. 3109 - 3118
- [29] J. C. Rosas-Caro, J. M. Ramirez, F. Z. Peng and A. Valderrabano, "A DC-DC multilevel boost converter", IET Power Electronics, Vol. 3, No. 1, Jan. 2010, pp. 129-137.