مدلسازی جامع خازن فلز-اکسید-نیمرسانا مد تخلیهای برای شبیهسازی مداری

چکیدہ	اطلاعات مقاله
مدل جامعی برای یک خازن فلز-اکسید-نیمرسانا (MOS) که بهصورت یک MOSFET	دریافت مقاله: ۱۳۹۸/۱۱/۲۶ بذیش مقاله: ۱۳۹۹/۰۳/۲۷
م کانال نوع تخلیه ای در یک فنّاوری CMOS زیرمیکرونی پیادهسازی شده، ارائه می شود. این مدل، وابستگی ظرفیت خازنی به ولتاژ گیت را روی تمام گسترهٔ ولتاژهای عملیاتی منظور می کند و برازش آن به دادههای اندازه گیری شده ظرفیت خازنی بر حسب ولتاژ گیت با ضریب همبستگی ۹۹/۰ مشخّص می شود. با در نظر گرفتن خازن گیت و مقاومت سری مربوط به آن به صورت یک شبکه RC گسترده یک مدل زیرمداری واقع گرایانه برای خازن MOS به دست می آید که امکان مدل سازی دقیق آثار فرکانس بالا و ضریب کیفیت خازن را فراهم می کند. کارایی مدل زیرمداری خازن ROS با استفاده از شبیه سازی اسپایس تأیید شده است و برای بهبود دقّت شبیه سازی، روشی برای مدل سازی مقاومت کانال	واژگان کلیدی: خازن MOS، MOSFET مد تخلیهای، مدل BSIM، مدل ضخامت بار.

شهريار جاماسب^{۱،}*و محمّدباقر خدابخشی^۲

۱– مقدّمه

ییادهسازی مدارهای مجتمع در فرایند CMOS^۲ نانومتری مستلزم شبیهسازی براساس مدلهای اسپایس دقیق برای ادوات نیمرساناست [۱]. شبیهسازی دقیق همچنین در پاره ای از موارد، استفاده از مدلهای مداری [۲] یا مدلهای مبتنی بر تحلیل عددی [۳] را ایجاب میکند. شبیهسازی رفتار ادوات غیرفعّال، از جمله مواردی است که برای مدلسازی آثار پارازیتی به مدلهای مداری نیاز دارد. مشخّصههای قطعات غیرفعّال مانند مقاومت، خازن و سلف، تأثیر بسزایی در کارایی مدارهای مجتمع آنالوگ دقیق و مدارهای مجتمع فرکانس رادیویی دارند [۴]. سلفهای بزرگتر از ۱۰۰nH و مقاومتهای بزرگتر از ۱۰MΩ به علت اندازهٔ فیزیکی بزرگ این المانها بهندرت در طرّاحی مدارهای مجتمع دارای استفاده عملی هستند [۵]. کارایی سلفها و مقاومتهای مجتمعسازی شده روی تراشه به علت وجود المانهای پارازیتی در ساختار این قطعات دچار تنزّل می شود. به عنوان مثال، در مدارهای مجتمع ساختار مقاومت

اغلب دارای یک ظرفیت خازنی گسترده قابلملاحظه و ساختار سلف اغلب دارای مقاومت و ظرفیت خازنی پارازیتی قابل توجهی است. بنابراین پیاده سازی سلف با ضریب کیفیت بالا و مقاومت با ظرفیت خازنی پارازیتی پایین بر روی تراشه، چالشهای جدّی را در پی دارد. بنابراین در برخی کاربردها نظیر طرّاحی فیلترهای دارای مرتبه بالا توپولوژیهایی مبتنی بر مدارهای کلیدخازنی که مقاومت و سلف را با ادوات فعّال و خازن جایگزین میکنند، دارای استفادهٔ عملی گسترده هستند. هرچند خازنهای بزرگتر از صد ییکوفاراد نیز به علت سایز فیزیکی بالا بهندرت در مدارهای مجتمع به کار گرفته می شوند [۵]، فنّاوری های ساخت پیشرفته امکان دستیابی به خازنهایی با ضریب کیفیت بالا و ضریب دمای پایین را در اختیار قرار میدهند [۴]. با این حال، دستیابی به مشخّصات مطلوب برای خازن به قیمت افزایش پیچیدگی فرایند ساخت در قالب افزایش تعداد فوتوماسكهاى موردنياز وبالا رفتن هزينة توليد تمام می شود. یک رویکرد استاندارد برای پیادهسازی خازن،

^{*} پست الكترونيك نويسندة مسئول: jamasb@hut.ac.ir

استادیار، گروه مهندسی پزشکی، دانشگاه صنعتی همدان

۲. استادیار، گروه مهندسی پزشکی، دانشگاه صنعتی همدان

².Complementary Metal Oxide Semiconductor

استفاده از ظرفیت خازنی عایق گیت در ساختار فلز-عایق-نیمرسانا است. در فرایند CMOS ساختار این نوع خازن، موسوم به خازن MOS، متشكّل از يک لايه دى کسيد سیلیسم (SiO₂) است که مابین لایههای پلیسیلیسیم دژنره و سیلیسیم بدنه قرار می گیرد. به دلیل ناز کی نسبی لایه عایق گیت، خازنMOS از دیدگاه سایز فیزیکی مزیت بالایی دارد. در فرایندهای CMOS نوعی ظرفیت خازنی بر واحد سطح برای خازنMOS بین بیست تا صد برابر این ظرفیت برای خازنهای عادی با صفحههایی از جنس فلز اتّصال است [۴]. خازن MOS را مى توان به سادگى با اصلاح فرایند ساخت CMOS بدون استفاده از نقابهای اضافی متعدد پیادهسازی کرد. اخیراً کارایی خازنهای MOS^۱ ساختهشده در فنّاوری CMOS با به کار گرفتن دی الكتريكهاى نوين با ثابت دىالكتريك بالا بهبود يافته است [۶ و ۷]. همچنین، خازن فلز-عایق-نیمرسانا موسوم به خازن MIS^۲ در سایر فنّاوریهای ساخت با استفاده از مواد نوین برای عایق گیت مانند HfAlO و [٨] Ga₂O₃ و اکسید قلع [۹] پیادہسازی شدہ است.

کاستی های خازن MOS شامل وابستگی قوی ظرفیت خازنی به ولتاژ گیت و اتلاف بالا ناشی از مقاومت کانال است. همچنین در صورتی که میزان آلایش سیلیسیم پایین باشد، خازن MOS ضریب دمای قابل ملاحظهای به نمایش مى گذارد. اين نقايص با تبديل لايهٔ سيليسيم به نوع دژنره (*p*+ یا *p*+) تا حدّ زیادی بهبود می یابند. برای این منظور، یک مرحله کاشت یونی قبل از لایهنشانی پلی سیلیسیم برای تشكيل ناحيهاى با آلايش سنگين بهعنوان صفحهٔ زيرين خازن مورد نیاز است. علاوه بر این، وجود ظرفیت خازنی پیوندی پارازیتی میان صفحهٔ زیرین و زیرلایه در خازن MOS یک کاستی جدّی به شمار می آید که تنها در صورت اتّصال یکی از صفحههای خازن به زمین اجتناب پذیر است. على رغم كارايي برتر خازن پلىسىلىسىم-پلىسىلىسىم در قیاس با خازن MOS، بهدلیل قیدهای تحمیل شده توسط مساحت و هزینهٔ بالای فوتوماسکهای اضافی، خازن MOS یکی از گزینههای کلیدی برای پیادهسازی خازن در گسترهٔ وسيعي از كاربردها [١٠-١٢] محسوب مي شود. اخيراً خازن MOS حتّی در کاربردهای دقیق، مانند مبدّلهای آنالوگ به دیجیتال [۱۵] و در طرّاحی فیلتر با بازدهی توان بالا

یک خازن MOS را می توان بدون اعمال هیچ گونه تغییری در فرایند ساخت CMOS استاندارد، با ایجاد یک n MOSFET^r-کانال نوع تخلیهای پیادهسازی کرد. از طريق اعمال كاشت يوني نوع +n براي تشكيل سورس و درین یک ترانزیستور MOSFET در چاه نوع n می توان یک ترانزیستور مد تخلیهای ساخت. شماتیک سادهای برای این نوع خازن که از این به بعد با عنوان خازن MOS از نوع پلی سیلیسیم-عایق-چاه^۴ یا خازن PIW به آن اشاره خواهد شد، در شکل (۱) نمایش داده شده است.



شکل ۱- برش عمودی خازن MOS از نوع PIW

با این حال، کاهش در پیچیدگی فرایند ساخت و در نتیجه، کاهش هزینهٔ ساخت که با استفاده از خازن MOS از نوع PIW حاصل می شود، منجر به کاهش کارایی به صورت وابستگی شدیدتر ظرفیت خازنی به ولتاژ (افزایش ضریب ولتاژ ظرفیت خازنی) می شود. علت افزایش وابستگی به ولتاژ در این نوع خازن آن است که میزان آلایش چاه نوع n در حدّی نیست که سبب تبدیل نیمرسانا به نوع دژنره شود. هرچند بیشتر کارخانههای ساخت تراشه موسوم به فاندری، مدلهای دقیقی برای قطعات استاندارد مانند ترانزیستورها در اختیار مشتریان قرار میدهند، مشخّصهیابی و مدلسازی ترانزیستور MOSFET نوع تخلیهای که در چاه نوع n ساخته می شود معمولا توسّط فاندری صورت نمی گیرد [۴]. شبیه سازی دقیق رفتار خازن MOS از نوع PIW مستلزم مشخّصه یابی این نوع خازن به کمک یک تراشهٔ آزمایشی است که چیدمان (طراحی فیزیکی) خازن، ترجیحاً با همان ابعاد مورداستفاده در مدار، بر روی آن پیادهسازی شده باشد. ساختن مدلی دقیق برای

⁴.Polysilicon-Insulator-Well (PIW)

³.MOS Field Effect Transistor (MOSFET) 1.Metal-oxide-semiconductor (MOS) ².Meta-insulator-semiconductor (MIS)

مورد استفاده قرار گرفته است [۱۶]. با توجه به کاربردهای مداری گسترده خازن MOS فعالیت در زمینهٔ مشخّصهیابی و مدلسازی رفتار الکتریکی این قطعه کماکان ادامه دارد [71 - 17]

خازن MOS از نوع PIW نیازمند اندازه گیری ظرفیت خازنی به کمک ساختار چندین-انگشتی مرسوم برای ترانزیستورهای MOSFET نوع تخلیهای است. از آنجا که چنین مدلی بهندرت توسّط فاندری ارائه میشود و همچنین به علت آنکه میزان تلاش مهندسی لازم برای مدل سازی به کمک یک تراشهٔ آزمایشی نسبتاً زیاد است، دستیابی به مدل خازن MOS با استفاده از روشهای دقیق موجود برای ساختن مدل ترانزیستورهای استاندارد، رویکردی قابل توجیه به نظر می سد. مدلهای مرسوم برای BSIM3v3.2¹ مانند مدل SEIM3v3.2¹ ترانزیستور MOSFET مانند مدل ای که در ترانزیستور یا اکسیدهای فوقنازک فرایندهای CMOS نانومتری با اکسیدهای فوقنازک

اخیراً رویکرد مدلسازی خازن MOS با استفاده از مدل زیرمداری توسّط موسوی و همکاران [۲۲] مطرح شده است و با توجه به نتایج مقدّماتی بهدستآمده، در این مقاله روشی جامع برای ساخت یک مدل زیرمداری دقیق برای خازن MOS از نوع PIW ارائه می شود. مدل پیشنهادی مبتنی بر رویکرد مورداستفاده در مدل BSIM3v3.2 برای مدلسازی ظرفیت خازنی ذاتی گیت ترانزیستور MOSFET است [۲۲]. مدل BSIM3v3.2 مدل استاندارد در صنعت نیمرسانا برای ترانزیستور MOSFET است که در آن برای مدلسازی ظرفیت خازنی ذاتی گیت آثار کوانتومی مربوط به ضخامت متناهی بار الکتریکی در نظر گرفته می شود. مدل BSIM3v3.2 امکان منظور کردن اثر میزان آلایش و نوع نیمرخ ناخالصیهای افزوده در کانال را بر روی ولتاژ آستانه ترانزیستور MOSFET و همچنین بر روی ظرفیت خازنی گیت-بدنه ترانزیستور فراهم میکند. دقّت مدل پیشنهادی براساس اندازهگیری مشخّصه C-V برای یک خازن MOS از نوعPIW که روی یک تراشهٔ آزمایشی پیادهسازی شده است، ارزیابی میشود. برازش مدل به دادههای اندازهگیریشده به کمک نرمافزار HSPICE راستآزمایی می شود. برای شبیه سازی دقیق رفتار خازن در مدار، خازن به صورت یک زیرمدار شامل یک ترانزیستور MOSFET نوع تخلیهای (با اتّصال کوتاه بین درین و سورس) مدلسازی شده است. این رویکرد، امکان منظور کردن مقاومت پارازیتی سری موجود در ساختار

۲- مدل فیزیکی خازن PIW

شبیهسازی مداری رفتار خازن PIW نیازمند یک مدل فیزیکی است که نهتنها بهطور دقیق با مشخّصه اندازه گیری شده ظرفیت خازنی بر حسب ولتاژ گیت مطابقت داشته باشد، بلکه اثر مقاومت پارازیتی سری با گیت را نیز منظور کند.

۲-۱- مشخّصه ظرفیت خازنی (C-V)

برخلاف یک خازن MOS که در آن، از ناحیهای با آلایش سنگین بهعنوان صفحهٔ زیرین خازن استفاده میشود، در خازن MOS از نوع PIW که در یک فرایند ساخت CMOS زیرمیکرونی عمیق پیادہسازی شدہ باشد، یکی از صفحات خازن از یک چاه نوع n با میزان آلایش نسبتاً کم تشكيل مى شود. بنابراين خازن PIW بەدلىل عدم یکنواختی آلایش چاه، ضریب ولتاژ نسبتاً بالایی را روی گستره ولتاژ تغذیه از Vss (ولتاژ تغذیه منفی یا زمین) تا (ولتاژ تغذیه مثبت) به نمایش میگذارد. در خازن $V_{\rm DD}$ MOS از نوع PIW، وابستگی ظرفیت خازنی به ولتاژ، بهویژه در فرایندهای CMOS با نیمرخ پسگستر^۲ برای ناخالصی چاه، شدید است. خصوصیت نیمرخ ناخالصی از نوع پس گستر آن است که چاه نوع n دارای میزان آلایش کم در نزدیکی سطح است، ولی چگالی آلایندهها بهتدریج با افزایش عمق بالا رفته تا به مقداری بیشینه برسد. در ولتاژهای نزدیک به ولتاژ تغذیه مثبت، VDD یک خازن که در آن نیمرسانا از نوع n باشد (چاه نوع n در MOS خازن MOS از نوع PIW)، در ناحیهٔ انباشت عمل می کند و ظرفیت خازنی کل تقریباً ثابت و برابر با ظرفیت خازنی اکسید است. وابستگی ظرفیت خازنی به ولتاژ در خازن MOS از نوع PIW در ولتاژهای نزدیک به ولتاژ تغذیه

۴۵

فیزیکی خازن و در نتیجه، مدل سازی دقیق ضریب کیفیت و همچنین پاسخ فرکانسی خازن در فرکانسهای بالا را فراهم می کند. در مقایسه با ارائه موسوی [۲۲]، در این مقاله علاوه بر توجیه دقیق مدل پیشنهادی از دیدگاه تحلیلی، آثار مداری گسترده مربوط به ساختار گیت و همچنین وابستگی مقاومت کانال به ولتاژ با دقّت مدل سازی و کارایی مدل با استفاده از شبیه سازی مداری به وسیلهٔ نرمافزار HSPICE

¹.Berkeley Short-channel IGFET Model version 2.2

نزدیکی ولتاژ نوار تخت، $V_{
m fb}$ ، و ولتاژ آستانه، V_{TH} ، تغییرات سريعي را به نمايش مي گذارند. عدم تطابق ميان مدل و ظرفیت خازنی اندازه گیری شده بهویژه درادوات دارای اکسیدهای نازکتر مشهود است، زیرا در این ادوات فرض حضور بار الكتريكي لاية وارون و لاية انباشت در حد واسط معتبر نیست. مدل بار صفحهای یا مدل کاهش اندازه شکاف نواري [٢٣]، با توجيه آثار كوانتومي مدلسازي ولتاژ آستانه را بهبود مىبخشد، ولى براى مدلسازى ظرفيت خازنى برحسب ولتاژ مناسب نيست، زيرا اين مدلها مبتنى بر فرض ناچیز بودن ضخامت بار هستند. نتایج شبیهسازی کوانتومی با استفاده از مدل ضخامت بار یا 'CTM [۲۴ و ۲۵] وجود بار الکتریکی با ضخامت قابلملاحظهای را در تمام نواحی نمودارهای C-V^۲ تأیید می کند. پارامتر کلیدی X_{dc} در مدل CTM مخامت بار الکتریکی در شرایط dc، یا است. با اضافه کردن یک ظرفیت خازنی که بهصورت سری به ظرفیت خازنی اکسید Cox متّصل می شود، می توان اثر ضخامت بار الکتریکی را در مدل مداری ظرفیت خازنی ذاتی ترانزیستور MOSFET که در شکل (۲) به تصویر کشیده شده است، منظور کرد.



بیان می شود که در آن، ظرفیت خازنی ناشی از ضخامت بار، C_{cen} از رابطهٔ زیر به دست می آید: $C_{cen} = \frac{\varepsilon_{si}}{v}$

 $C_{cen} = X_{dc}$ در رابطهٔ فوق، E_{Si} گذردهی سیلیسیم و X_{dc} ضخامت بار E_{Si} نفرودینگر، الکتریکی در شرایط dc است. حلّ معادلات شرودینگر،

پایین، V_{SS} شدیدتر است. بهازای ولتاژهای گیت نزدیک به Vss، به علت دفع باربرهای اکثریت (الکترونها در چاه نوع n) یک ناحیه تخلیه در زیر گیت تشکیل می شود. بنابراین در بایاسهای گیت پایینتر، ظرفیت خازنی خازن MOS از نوع PIW که از اتّصال سری ظرفیت خازنی ناحیهٔ تهی با ظرفیت خازنی اکسید تشکیل می شود، وابستگی شدیدتری به ولتاژ به نمایش می گذارد. در یک فرایند CMOS که در آن نیمرخ ناخالصی چاه از نوع پس گستر باشد، با توجه به آنکه میزان آلایش چاه در نزدیکی سطح سیلیسیم پایینتر است، گرادیان چگالی آلایندهها سبب ایجاد یک میدان الكتريكي بازدارنده مي شود كه با نفوذ الكترون هاي آزاد به زير گيت مقابله مي كند. وجود ميدان الكتريكي بازدارنده عملاً سبب تشدید وابستگی ظرفیت خازنی به ولتاژ در این نوع فرایند ساخت می شود. مدل سازی دقیق خازن PIW در نرمافزار اسپایس با استفاده از مدل ساده خازن، نیازمند تشریح ظرفیت خازنی به صورت تابعی از ولتاژ دو سر خازن است. برای مثال، ظرفیت خازنی را میتوان به کمک یک چندجملهای شامل توانهای مرتبه بالاتر ولتاژ مدلسازی کرد. از طرف دیگر، وابستگی ظرفیت خازنی گیت به ولتاژ را می توان بهسادگی با مدلسازی خازن PIW بهصورت یک ترانزیستور n-کانال MOSFET نوع تخلیهای منظور کرد، زیرا سهم ظرفیت خازنی لایه تهی در مدل ذاتی ظرفیت

خازنی گیت ترانزیستور بهطور خودکار لحاظ میشود. مدل سازی دقیق ظرفیت خازنی ذاتی گیت، همچنین نیازمند در نظر گرفتن آثار کوانتومی ناشی از ضخامت متناهی بار الکتریکی است. با استفاده از مدل CMOS با اکسیدهای نازک قابل چشمپوشی نیستند، در مدل ظرفیت خازنی ذاتی گیت ترانزیستور MOSFET منظور کرد. این مدل که به مدل ضخامت بار موسوم است، منظور کرد. این مدل که به مدل ضخامت بار موسوم است، مدل سازی خازن گابل د ترانزیستور، از جمله در ناحیهٔ انباشت و حدّ واسط نواحی انباشت و تخلیه که در هستند، پیوستگی و دقّت مناسبی به نمایش می گذارد. مدل های مرسوم برای ترانزیستور MOSFET در اسپایس همتاد، پیوستگی و دقّت مناسبی به نمایش می گذارد. مدل موماً اندازه ظرفیت خازنی ذاتی گیت را بیش از مقدار عموماً اندازه ظرفیت خازنی ذاتی گیت را بیش از مقدار

².Capacitance-Voltage

¹.Charge Thickness Model (CTM)

پوئسان، و فرمی-دیراک بهصورت خودسازگار براساس محاسبات عددی، رابطهای نیمهتحلیلی برای X_{dc} به دست میدهد [۲۵]. در نواحی انباشت و تخلیه، X_{dc} را میتوان بهصورت زیر نوشت [۲۵]:

$$X_{dc} = \frac{\lambda}{3} \cdot \exp\left[acde \cdot \left(\frac{NCH}{2 \times 10^6}\right)^{-0.25} \cdot \frac{V_{gs} - V_{bs} - V_{fb}}{t_{ox}}\right]$$
(*)

که در آن، λ طول دبای⁽، NCH چگالی آلایندهها در بدنهٔ سیلیسیم، t_{ox} ضخامت اکسید و v_{bs} و v_{bs} به ترتیب ولتاژ سیورس-بدنه و ولتاژ نوار تخت را نمایش می دهند. پارامتر race, عروبی عمود برازش می دهند. پارامتر بعث مربی علی مرود. همچنین در رابطهٔ (۴) وا حد λ و وا حد به کار می رود. همچنین در رابطهٔ (۴) وا حد λ و وا حد مکاولت بر سانتی متر (Cm) بیان می شوند. ضمنأ عباری د ستیابی به ثبات عددی بی شتر در شبیه سازی، X_{dc} می وان از رابطهٔ (۲]:

 $\begin{aligned} X_{dc} &= X_{\max} - \frac{1}{2} \cdot \left(X_0 + \sqrt{X_0^2 + 4\delta_x \cdot X_{\max}} \right) \end{aligned} \tag{(a)} \\ \delta_x &= X_{max} - \frac{1}{2} \cdot \left(X_0 + \sqrt{X_0^2 + 4\delta_x \cdot X_{\max}} \right) \end{aligned} \\ \gamma_x &= X_{max} - X_{dc} - \delta_x \cdot c_{ab} + \frac{1}{2} \cdot c_{ab}$

MOS مدل زیرمداری خازن MOS

مدل سازی دقیق خازن MOS برای کاربردهای فرکانس بالا همچنین نیازمند منظور کردن مقاومت پارازیتی است که دارای اتّصال سری با گیت ترانزیستور است. این مقاومت پارازیتی سری ناشی از مقاومت نیمرسانا در مسیر جریان درین و همچنین مقاومت پلی سیلیسیم تشکیل دهنده گیت است. علاوه بر این، ضریب کیفیت خازن MOS به وسیلهٔ مقاومت سری پارازیتی محدود می شود. از آنجا که برای مقاومت سری پارازیتی محدود می شود. از آنجا که برای یی دازن MOS سورس و درین به یکدیگر متصل می شوند، مقاومت سری کانال در شبیه سازی اسپایس به یک اتصال کوتاه تبدیل می گردد. بنابراین برای منظور کردن اثر مقاومت پارازیتی سری، مدل سازی خازن MOS

از طرف دیگر، کمینهسازی مساحت اشغال شده روی تراشه مستلزم طرّاحی فیزیکی گیت پلی سیلیسیمی در خازن MOS به صورت یک ساختار چندانگشتی است. چیدمان یکی از انگشتهای خازن در شکل (۳) نمایش داده شده است. برای شبیه سازی دقیق مدار در فرکانس های بالا خازن

MOS میباید به صورت ترکیب موازی زیرمدارهایی که هرکدام از آنها یکی از انگشتان ساختار را تشکیل می دهند، مدل سازی شود. مدل سازی خازن MOS با استفاده از گزینهٔ زیرمدار در اسپایس، تشریح دقیق تری را از ماهیت توزیعی^۲ ساختار گیت در اختیار قرار می دهد که در کاربردهای فرکانس بالا از اهمیت زیادی بر خوردار است. با این حال، نمایش زیرمداری منجر به ایجاد یک رابطهٔ جانشینی بین دقّت و زمان لازم برای شبیه سازی می شود.



شکل ۳- چیدمان یکی از انگشتان ساختار خازن MOS از نوع PIW

همان طور که در شکل (۳) نمایش داده شده است، مقاومت سری مؤثّر کانال و مقاومت سری ناشی از پلی سیلیسیم سری مؤثّر کانال و مقاومت سری ناشی از پلی سیلیسیم مریک از انگشتان ساختار در مدل زیرمداری خازن MOS مشخّص کرد. مقاومت سری مؤثّر، *ros-gr از ترکیب سری مشخّص کرد. مقاومت سری مؤثّر، ros-gr از ترکیب سری مشخّص کرد. مقاومت سری مؤثّر، ros-gr از ترکیب سری مقاومت کانال ترانزیستور، ros و مقاومت پارازیتی ناحیه مورس و درین، RD/Rs تشکیل می شود. در فرایندهای محمدتاً از مقاومت کانال ناشی می شود که معادل مقاومت معادل مقاومت می می شود که معادل مقاومت معادل مقاومت می می شود که معادل مقاومت می می شود که معادل مقاومت معادل مقاومت می می شود که معادل مقاومت می معادل مقاومت می معادل مقاومت معادل که هریک از مرکز کانال به نواحی سورس یا درین امتداد می می یابند، تخمین زد. به این ترتیب، مطابق مدار معادل شکل که هرکدام برابر با <i>ros ریب مو*ازی دو مقاومت مساوی است که هرکدام برابر با *ros ریب مو*ازی دو مقاومت مساوی است

². Distributed

۴٧

¹. Debye Length

مقدار تقریبی مقاومت سری مؤثّر خازن، rbs-eff برابر با یک چهارم مقاومت کانال، یعنی rbs/4 است [۴]. در بخش بعد، تقریبهای دقیق تری برای مقاومت سری مؤثّر خازن با در نظر گرفتن آثار مداری گسترده مربوط به ساختار گیت ارائه می شود.

RC مدل **RC گسترده برای ساختار گیت**

در فرکانسهای بالا، هنگامی که ابعاد فیزیکی مدار با كوچكترين طول موج مدار قابل مقايسه باشند، المانهاي مداری می باید به صورت گسترده در نظر گرفته شوند. با توجه به ابعاد کوچک قطعات مورداستفاده در مدارهای مجتمع، معمولاً می توان از آثار مداری گسترده برای ساختارهای کوچک پیادهسازیشده روی تراشه صرفنظر کرد. با وجود این، اگر ثابتهای زمانی RC^۱ در ساختار یک قطعه نسبتاً بزرگ باشند، منظور کردن آثار گسترده برای مدلسازی دقیق رفتار الکتریکی قطعه ضروری است. با توجه به اینکه مقاومت سری با گیت ترانزیستور MOSFET در فرایندهای CMOS نانومتری نسبتاً بالاست و نظر به افزایش ظرفیت خازنی گیت با کاهش ضخامت اکسید در فنّاوریهای CMOS مقیاس گذاری شده، گیت خازنMOS را در عمل باید معادل یک شبکه RC گسترده در نظر گرفت. مدلسازی ساختار گیت خازن به صورت یک شبکهٔ گسترده شامل قسمتهای RC متعدد، منجر به افزایشی قابلملاحظه در زمان لازم برای شبیه سازی می شود. با این حال، با در نظر گرفتن ساختار گیت به صورت یک شبکهٔ فشرده متشکّل از تعداد نسبتاً کمی از قسمتهای RC، تقریبی معقول برای مقاومت فشرده مؤثّر سری با گیت خازن MOS به دست میآید.

از آنجا که جریان جابهجایی خازن اکسید گیت در ناحیهٔ کانال MOSFET جاری می شود، انتظار می رود این جریان با عبور از مسیر دارای حداقل مقاومت در امتداد کانال به صورت نسبتاً یکنواخت بین سورس و درین توزیع شود. بنابراین به سادگی نمی توان افت پتانسیل اهمی در ناحیهٔ کانال را به وسیلهٔ یک مقاومت فشرده مشخص کرد. برای مدل سازی مقاومت گسترده کانال می توان از یک تحلیل تقریبی که در آن، گیت به صورت ساختاری توزیعی متشکّل از چند قسمت RC در نظر گرفته می شود، استفاده کرد. هر قسمت به وسیلهٔ کسری از خازن گیت متناسب با جریان

سال هجدهم، شماره ۶۲، پائیز ۱۳۹۹



MOS - ۳-۲ - تقریب مقاومت سری خازن

برای یک ساختار گیت تکقسمتی که در آن خازن اکسید مطابق شکل (۵) از هر طرف به نیمی از مقاومت کانال متّصل باشد، میتوان به کمک تحلیل دائمی سینوسی مقاومت سری مؤثّر ناشی از مقاومت کانال MOSFET را به دست آورد. با تحریک مدار RC تکقسمتی شکل (۵) توسط یک منبع ولتاژ آزمایشی جریان جابهجایی متناظر بهطور مساوی میان هریک از دو قسمت مقاومت کانال، بهطور مساوی میان هریک از دو قسمت مقاومت کانال، میتوان بهصورت زیر نوشت:

$$v = \frac{i}{2} \cdot \frac{r_{DS}}{2} + \frac{i}{2} \cdot \frac{1}{j \frac{Cox}{2} \omega}$$
(?)

که در آن، C_{ox} ظرفیت خازنی اکسید گیت بر واحد سطح برابر با نسبت گذردهی دی اکسید سیلیسیم، ε_{ox} به ضخامت اکسید، ε_{ox} است. ω فرکانس زاویه ای را نمایش می دهد و t_{ox} است. m فرکانس زاویه ای را نمایش می دهد و t_{ox} ایت t_{ox} می دهد و ترمینال های گیت و سورس (یا درین) خازن MOS از رابطهٔ زیر به دست می آید:

$$\begin{split} Z_{C} &= \frac{v}{i} = r_{DS-eff} - j \frac{1}{\omega Cox} = \frac{r_{DS}}{4} - j \frac{1}{\omega Cox} \quad (\mathsf{Y}) \\ \text{ which is a not solved in the set of t$$

¹.Resistance-Capacitance (RC)

مقاومت کانال است. با توجه به رابطهٔ (۲) برای تسهیل محاسبهٔ مقاومت سری پارازیتی خازن به کمک تحلیل دائمی سینوسی میتوان شرط $\infty \leftarrow \omega$ را اعمال کرد. در رابطهٔ (۶) اگر $\infty \leftarrow \omega$ ، نسبت v/i معادل مقاومت r_{DS-eff} و برابر با 4/ r_{DS} خواهد بود. از بازرسی شماتیک مداری شکل (۵) نیز میتوان به این نتیجه رسید. از آنجا که شرط $\infty \leftarrow \omega$ معادل ایجاد اتصال کوتاه بین دو سر خازن است، مطابق شکل (۵) مقاومت دیده ده از دو سر منبع ولتاژ آزمایشی، معادل ترکیب موازی دو مقاومت با اندازهٔ مساوی $T_{DS}/2$ و در نتیجه، برابر با $r_{DS}/4$ است.



شکل ۵- مدل RC تکقسمتی برای ساختار خازن گیت با تقسیم ساختار گیت به تعداد بیشتری از قسمتهای RC تخمین دقیق تری برای مقاومت سری مؤثّر حاصل می شود. با این حال باید تعداد مناسب قسمتها را با در نظر گرفتن نسبت ابعاد فیزیکی گیت به کوتاهترین طول موج موردنظر انتخاب کرد. در فنّاوری CMOS با توجه به انگیزهٔ اقتصادی قوی که برای کاهش طول گیت وجود دارد، استفاده از تعداد نسبتاً کمی از قسمتهای RC برای ساختار گیت، دقّت لازم را برای شبیهسازی در اختیار قرار میدهد. شبکهٔ RC n مناسب برای مدل سازی ساختار گیت در حالت کلّی از قسمت تشکیل می شود که هرکدام شامل یک ظرفیت خازنی برابر با *Cox/n* است. ترمینال نیمرسانای خازنها در دو قسمت مجاور توسّط مقاومتی برابر با $r_{DS}/n+1$ به یکدیگر متّصل میشوند. بهعنوان مثال یک ساختار گیت سهقسمتی در شکل (۶) نمایش داده شده است. در این ساختار، مقاومت فیزیکی ناحیهٔ درین و سورس R_D/R_S که در تحلیل فوق برای ساختار تکقسمتی از آن صرفنظر شده بود، منظور شده است. با فرض تقارن بینقص در ساختار گیت، جریان عبورکننده از مقاومتهای جانبی متصل به سورس و درین برابر با نصف جریانی است که وارد ترمینال گیت خازن MOS می شود. برای یک ساختار گیت سەقسمتى با دنبال كردن تحليل حالت دائمى سينوسى كە در بالا برای شبکهٔ تکقسمتی شکل (۵) اجرا شد، امیدانس

دیده شده از دو سر خازن MOS از رابطهٔ زیر به دست می آید:

$$z_{C} = \frac{v}{i} = \frac{1}{2} \left(\frac{r_{DS}}{4} + R_{D} \right) - j \frac{1}{\omega Cox}$$
 (A)

همان طور که اشاره شد، مقاومت سری پارازیتی خازن را میتوان بهراحتی یا با اعمال شرط $\infty \leftarrow \omega$ به معادلات حاصل از تحلیل مداری یا با ایجاد اتّصال کوتاه بین دو سر خازنها در شکل (۶) به دست آورد. مطابق هر سه رویکرد برای یک ساختار گیت سهقسمتی مقاومت سری مؤثّر کانال برابر با $2/8+R_D/2$ است. در حالت عمومی برای یک ساختار گیت nقسمتی مقاومت سری مؤثّر کانال در یک خازن MOS برابر با $2/R_D/2$ است.



تحلیلهای فوق همچنین مبتنی بر این تقریب هستند که صفحهٔ نیمرسانای خازن تنها از ناحیهٔ کانال تشکیل می شود. به عبارت دیگر، از نفوذ جانبی ناحیهٔ سورس و درین در زیر گیت صرفنظر شده است. خطای حاصل از این تقریب در فرایندهای CMOS پیشرفته قابل ملاحظه است و منجر به زیاد برآورد کردن مقاومت سری مؤثّر می شود، زیرا در آن قسمت از اکسید گیت که با سورس و درین هم یوشانی وجود دارد، بخشی از خازن گیت مقاومت سری کوچکتری را در مقایسه با نواحی نزدیک به مرکز کانالMOSFET مشاهده می کند [۴]. به طور مشخّص، اگر اندازهٔ نفوذ جانبی ناحیهٔ سورس و درین زیر گیت را با LD و کوچکترین طول کانال مجاز را با *L_{min}* نمایش دهیم، در یک فرایند CMOS پیشرفته کسر قابل ملاحظهای از ظرفیت خازنی گیت برابر با C_{ox} با (L_D/L_{min}) در هریک از دو لبه گیت، مطابق شکل (۷)، در مجاورت مقاومتهای درین و سورس قرار می گیرد. برای ساختار گیت سهقسمتی شکل (۷) مقاومت سری مؤثّر را می توان با ایجاد اتّصال کوتاه بین دو سر خازن ها محاسبه کرد. بنابراین در فرایندهای CMOS پیشرفته با نسبت بالا مقاومت سری مؤثّر خازن برابر با نصف مقاومت L_D/L_{min} سورس یا درین است:

$$r_{DS-eff} = \frac{R_D}{2} = \frac{R_S}{2}$$
(9)

مقاومت سری پارازیتی R_D/R_S را میتوان به طور تقریبی برحسب مقاومت صفحه ای ناحیهٔ درین/سورس $R_{Diff-sq}$ فاصله اتصالهای الکتریکی ناحیهٔ درین/سورس از لبهٔ ناحیهٔ کانال ترانزیستور، L_{Diff} (شکل ۳) و عرض گیت از رابطهٔ کانال ترانزیستور، $R_{Diff} - sq \left(\frac{L_{Diff-sq} + L_D}{2W_{eff}}\right)$ تخمین اژر ناحیه جداکننده با میزان آلایش پایین را در افزایش R_D/R_S که در فنّاوریهای CMOS پیشرفته حائز افزایش R_D/R_S که در فنّاوریهای CMOS پیشرفته حائز ممیت است، در نظر نمی گیرد. از طرف دیگر، در شرایطی مدل سازی دقیق این مقاومت در شبیه سازی مداری به دلیل مدل سازی دقیق این مقاومت در شبیه سازی مداری به دلیل وابستگی مقاومت کانال به ولتاژ گیت، نیازمند استفاده از یک مقاومت متغیّر است.



شکل ۲- مدل RC سهقسمتی برای ساختار خازن گیت با در نظر گرفتن نفوذ جانبی ناحیهٔ سورس و درین در زیر گیت

۲-۳-۲ مدلسازی مقاومت کانال

مقداری تقریبی برای مقاومت کانال با استفاده از رابطهٔ I_{DS} مقداری تقریبی برای مقاومت کانال با استفاده از رابطهٔ I_{DS} جریان درین در ناحیه تریودی، I_{DS} بهصورت $r_{DS}=V_{DS}$ -n MOSFET تخمین زده می شود. برای یک $r_{DS}=V_{DS}$ کانال که دارای کوچکترین طول کانال مجاز، عرض کانال که طول مؤثّر کانال $V_{eff} = L_{min} - 2L_D$ و عرض مؤثّر کانال $W_{eff} \cong W$ باشد، مقاومت کانال به طور تقریبی با رابطهٔ زیر بیان می شود:

$$r_{DS} = \frac{L_{eff}}{\mu_n C_{ox} W_{eff} (V_{GS} - V_{TH})} \tag{1.}$$

که در آن، μ_n قابلیت تحرّک الکترون، C_{ox} ظرفیت خازنی اکسید گیت بر واحد سطح و V_{TH} و V_{GS} بهترتیب ولتاژ آستانه ترانزیستور MOSFET و ولتاژ گیت– سورس را نمایش میدهند.

با توجه به وابستگی r_{Ds} به ولتاژ گیت-سورس محاسبهٔ دقیق این مقاومت برای شبیهسازی مداری، مستلزم

مدل سازی آن به صورت یک مقاومت وابسته به ولتاژ است. برای این منظور باید تغییرات مقاومت کانال را بر حسب ولتاژ V_{GS} محاسبه کرد. با توجه به تقریبی بودن رابطهٔ (۱۰)، محاسبهٔ دقیق r_{DS} باید به کمک شبیه سازی اسپایس با استفاده از مدل ترانزیستور MOSFET صورت گیرد. به طور مشخّص، تغییرات مقاومت کانال با ولتاژ گیت را می توان با تعیین شیب مشخّصه شبیه سازی شده جریان درین بر حسب ولتاژ درین-سورس در ناحیهٔ تریودی به ازای تغییرات V_{GS} محاسبه کرد. استخراج دقیق این شیب بر اساس ر گر سیون خطّی با استفاده از داده های I_{DS} بر حسب S_{DS} در ناحیهٔ تریودی امکان پذیر است.

برای مدل سازی مقاومت کانال *r*_{DS} به صورت یک مقاومت وابسته به ولتاژ، می توان از المان ^۲ VCR یا مقاومت کنترل شونده با ولتاژ در نرمافزار اسپایس استفاده کرد. المان VCR امکان مشخّص کردن تغییرات مقاومت کانال با ولتاژ گیت را که به طور جداگانه توسّط شبیه سازی مشخّصه ولت-آمپر ترانزیستور با نرمافزار اسپایس تعیین شده است، در قالب یک جدول مراجعه ای^۳ فراهم می کند. با استفاده از المان VCR، مقاومت کانال بر حسب ولتاژ گیت به صورت یک مقاومت تکه تکه خطّی مدل سازی می شود.

۳- راست آزمایی مدل

در این قسمت، کارایی مدل پیشنهادی برای یک خازن MOS از نوع PIW مورد بررسی قرار می گیرد. برای این منظور، برازش دادههای حاصل از شبیه سازی اسپایس براساس مدل پیشنهادی به مشخّصه C-V اندازه گیری شده ارزیابی می گردد. همچنین روش پیشنهادی برای مدل سازی مقاومت کانال به صورت یک مقاومت وابسته به ولتاژ در مدل زیر مداری خازن MOS براساس شبیه سازی اسپایس نشان داده می شود.

۳–۱– راست آزمایی تجربی

بهمنظور راست آزمایی روش پیشنهادی برای مدل سازی خازن MOS از نوع PIW این خازن روی یک تراشهٔ آزمایشی در یک فرایند ۰/۳۵ CMOS میکرونی پیاده سازی شد.

۳–۱–۱– ساخت قطعه

خازن MOS از نوع PIW با به کار گرفتن ترانزیستورهای

³.Look-up Table

¹.Spacer ² Voltge controlled Re

².Voltge-controlled Resistor (VCR)

ساختار میکرونی n به مورت یک ساختار -n MOSFET میکرونی -n MOSFET انگشتی با استفاده از فنّاوری CMOS \cdot میکرونی ساخته شد. بدنه ترانزیستور مورداستفاده در ساختار خازن متشکّل از یک چاه نوع n بود که با کاشت یونی روی یک ویفر نوع q ایجاد گردید و طول و عرض هریک از انگشتان پلی سیلیسیمی تشکیل دهنده گیت ترانزیستور به ترتیب برابر با اندازهٔ خصیصهای کمینه \cdot ، $m_{finger}=10$ س

فرایند ساخت CMOS میکرونی که چهار لایه فلز برای اتّصالات مداری در اختیار قرار میداد، از ویفرهای نوع دارای مقاومت ویژه در گستره ۳۰-۶۰ Ω با جهت pكريستالي <١٠٠> بهعنوان مادّة اوليه استفاده ميكرد. اکسید گیت ۶۵ نانومتری، نواحی سورس\درین با آلایش یایین، دیوارههای جداکننده^۲ متشکّل از لایه اکسید نشستدادهشده با بخار شیمیایی به کمک انرژی پلاسما (PECVD^r)، و نواحی سورس\درین حاوی لایه سطحی سلیساید^۴، از مشخّصههای کلیدی فرایند ساخت مورد استفاده بود. ناحية كانال ترانز يستورها بهمنظور تطبيق ولتاژ آستانه ترانزیستورهای استاندارد بهطور انتخابی در معرض كاشت يونى قرار گرفته بود تا مقادير ولتاژ آستانه ٥٢/٥٧ و بەترتىب براى ترانزىستورھاى n-كانال و p-كانال - $\cdot/\Delta V$ حاصل شود. مقدار بیشینهٔ تقریبی چگالی آلایندهها در نیمرخ ناخالصی پسگستر مورداستفاده برای چاه نوع n و $\mathsf{TX}\mathsf{I}\mathsf{\cdot}^{\mathsf{19}\mathsf{cm}^{-3}}$ چاه نوع p به تر تیب برابر با $\mathsf{NI}\mathsf{\cdot}^{\mathsf{19}\mathsf{cm}^{-3}}$ و گزارش شده بود. همچنین اندازهٔ تقریبی چگالی ناخالصی بیشینه در نواحی سورس\درین برای هر دو نوع ترانزیستور در حدود ۱۰^{۲۰}cm⁻³ و عمق پیوندهای سورس\درین برای هر دو نوع ترانزیستور µ۲۵m بود.



شکل ۸- برازش مدل پیشنهادی با دادههای C-V برای خازن PIW

C-V-۱-۳ شبیهسازی مشخّصه

برای شبیهسازی رفتار خازن MOS از نوع PIW مدل دقیقی برای ترانزیستور مد تخلیهای ساخته شد. این مدل با اصلاح پارامترهای مدل BSIM3v3.2 برای ترانزیستور MOSFET مد-افزایشی استاندارد با طول کانال کمینه مجاز L_{min}=0.35µm که براساس اندازه گیری مشخّصه -I استخراج شده بود، به دست آمد. برای دستیابی به برازش Vمناسب ولتاژ آستانه ترانزیستور MOSFET مد-تخلیهای با استفاده از مشخّصه اندازه گیری شده C-V استخراج شد. علاوه بر این، پارامتر NCH به صورت نیمه تجربی با در نظر گرفتن گستره مقادیر چگالی آلایندهها در چاه نوع n در ناحیه کانال و همچنین نقش این پارامتر در تعیین ضخامت بار الکتریکی، X_{dc} در مدل ضخامت بار CTM میزان شد. شکل (۸) همخوانی مشخّصه ظرفیت خازنی شبیهسازی شده بر حسب ولتاژ گیت را با دادههای اندازه گیری شده C-V برای خازن PIW که با ایجاد اتّصال کوتاه بین سورس و درین یک ترانزیستور n-کانال واقع در چاه نوع n روی تراشه آزمایشی پیادهسازی شده است، نمایش میدهد. در شکل (۸)، دادههای محاسبه شده به کمک شبیه سازی اسپایس، براساس مدل ترانزیستور مد تخلیهای که مطابق رویکرد فوق ساخته شد، به دست آمدهاند. استفاده از ضریب همارزی بهعنوان شاخص نیکویی برازش مدل به داده مرسوم است. در شکل (۸) برازش مدل پیشنهادی برای خازن MOS از نوع PIW به دادههای اندازه گیریشده با ضریب همبستگی C-V مشخّص می شود. برازش قوی میان داده های V حاصل از شبیهسازی و دادههای تجربی نشان میدهد مدل پیشنهادی برای خازن MOS از نوع PIW وابستگی ظرفیت خازنی به ولتاژ را بهطور دقیق منظور میکند.

برای نشان دادن کارایی مدل پیشنهادی در رابطه با مدل سازی مشخّصه C-V، ظرفیت خازنی خازن MOS از نوع PIW به منظور مقایسه، با استفاده از مدل مبتنی بر اصل بقای بار الکتریکی که توسط وارد و داتون [۲۶] ارائه شده است، شبیه سازی شد. مدل وارد و داتون که در نرم افزار HSPICE با پارامتر ESIM3v3.2 در مدل BSIM3v3.2 به مدل فعّال می شود، پیش از تبدیل مدل SSIM3v3.2 به مدل استاندارد در صنعت نیم رسانا یکی از محبوب ترین رویکردها برای مدل سازی ظرفیت خازنی ذاتی گیت در

¹. Minimum feature size

². Sidewall spacers

³. Plasma-enhanced Chemical Vapor Deposition

⁴. Salicide, Self-aligned silicide (Ti2Si2)

ترانزیستورهای MOSFET محسوب می شد. همان طور که کمک رگرسیون خطّی، به معادله یک خطّ راست برازش در شکل (۹) مشاهده می شود، مدل وارد و داتون از داده شده است. برای مثال، بهازای $V_{GS} = 2.1V$ ، همان طور پیوستگی و دقّت لازم برای مدل سازی وابستگی ظرفیت که در شکل (۱۱) نمایش داده شده است، با توجه به شیب خازنی به ولتاژ گیت برخوردار نیست. به طور مشخّص مدل وارد و داتون از رگرسیون خطّی، فرای تا توجه به شیب معاد از گرسیون خطّی به معاد از رگرسیون خطّی، معاد از رگرسیون خطّی و دقت لازم برای مدل سازی وابستگی ظرفیت مدل (۱۹) نمایش داده شده است، با توجه به شیب خازنی به ولتاژ گیت برخوردار نیست. به طور مشخّص مدل وارد و داتون از رگرسیون خطّی، به معاد از رگرسیون خطّی، فرای که در شکل (۱۹) نمایش داده شده است، با توجه به شیب خازنی به ولتاژ گیت برخوردار نیست. به طور مشخّص مدل مدان وابستگی ظرفیت از رگرسیون خطّی، است و وارد و داتون در حدّ واسط ناحیه انباشت و تخلیه ناپیوسته مقدار ۵۵۵۲=۱۰۵/۱۹ از رگرسیون خطّی وارد و داتون در حدّ واسط ناحیه انباشت و تخلیه ناپیوسته مقدار ۵۵۵۲=۵۵۵ از از ناحیهٔ انباشت با شیبی تند کاهش یافته تا به مقدار ۵۵۵



شکل ۱۰- مشخّصهٔ *I*_{DS}-V_{DS} در ناحیهٔ تریودی برای ترانزیستور W_{drawn}/L_{drawn}=10µm/0.35µm -کانال، MOSFET

با تکرار تحلیل رگرسیون خطّی برای نتایج شبیهسازی مشخّصه درین بهازای ولتاژهای گیت متفاوت تغییرات مقاومت كانال، r_{DS} بهازاى تغييرات ولتاژ گيت مطابق شكل (۱۲) مشخّص می شود. همان طور که انتظار می رود، مطابق رابطهٔ (۱۰)، با افزایش ولتاژ گیت، مقاومت کانال کاهش می یابد. با توجه به رابطه غیرخطّی بین مقاومت کانال و ولتاژ گیت که در شکل (۱۲) به تصویر کشیده شده است، تغييرات ولتاژ اعمال شده به خازن موجب تغييراندازه مقاومت سری مؤثّر در مدل زیرمداری خازن MOS می شود. بنابراین برای منظور کردن اثر مقاومت سری در شبیه سازی مدار، مقاومت کانال باید در مدل زیرمداری خازن MOS به صورت یک مقاومت تکه تکه خطی با المان VCR مشخّص شود. با استفاده از این المان در نرمافزار اسپایس مقاومت متغيّر كانال را مي توان به صورت جدولي حاوى مقادیر r_{Ds} استخراج شده بهازای ولتاژهای گیت معیّن منظور کرد. براساس دادههای مقاومت کانال برحسب ولتاژ گیت-سورس شکل (۱۲)، کد اسپایس موردنیاز برای مشخّص کردن rDs با استفاده از المان مداری VCR بهصورت زیر است:

Gnmos D_node S_node VCR NPWL(1) + G_node gnd + LEVEL=1 0.9V,909 1.3V,357 1.7V,270 + 2.1V,208 +2.5V,182 2.9V,167 3.3V,159 آمد. مشخّصاً وابستگی مقاومت کانال به ولتاژ گیت با با استخراج r_{DS} از مشخّصه شبیه سازی شده جریان درین م بر حسب V_{DS} از مشخّصه شبیه سازی شد. در شکل منا بر حسب V_{DS} بهازای تغییرات V_{GS} تعیین شد. در شکل منا (۱۰) مشخّصه I_{DS} - V_{DS} در ناحیهٔ تریودی برای یک (۱۰) ترانزیستور MOSFET در ناحیهٔ تریودی برای یک (۱۰) ترانزیستور MOSFET در ناحیهٔ تریودی برای یک از ایک (۱۰) مشخّصه V_{drawn} در ناحیهٔ تریودی برای یک (۱۰) ترانزیستور MOSFET در ناحیهٔ تریودی برای یک (۱۰) ترانزیستور V_{GS} =10 μ m/0.35 μ m کانال گیت V_{GS} =3.3V و V_{GS} =3.3V د.



ثابت ظرفیت خازنی هم پوشانی گیت با سورس\درین برسد.

برای نشان دادن کاربرد عمومی مدل پیشنهادی برای خازن

MOS در شبیهسازی مداری ، تأخیر RC ذاتی خازن

MOS از نوع PIW به کمک نرمافزار اسپایس شبیهسازی شد. برای مدلسازی دقیق مقاومت کانال بهصورت یک

مقاومت وابسته به ولتاژ، این مقاومت به کمک مدل VCR

براساس شبیهسازی با استفاده از مدل ترانزیستور

MOSFET در فرایند MOSFET میکرونی به دست

۲–۳– راست آزمایی بهوسیلهٔ شبیهسازی مداری

Gate Voltage (V)

شکل ۹- مقایسهٔ مدل پیشنهادی مبتنی بر مدل BSIM3v3.2 برای ظرفیت خازنی گیت و مدل وارد و داتون [۲۶] با داده های C-V برای خازن PIW

عکس شیب مشخّصه *I*DS-VDS مقاومت کانال را بهازای ولتاژ گیت دادهشده تعیین می کند. برای استخراج دقیق مقاومت کانال، دادههای *I*DS برحسب VDS حاصل از شبیهسازی بهازای هریک از ولتاژهای گیت شکل (۱۰)، به

شده است.

تأخیر RC ذاتی خازن MOS از نوع PIW به کمک مدار شکل ۱۳ با استفاده از نرمافزار اسپایس شبیهسازی شد. این شبیهسازی با استفاده از پارامترهای مدل BSIM3v3.2 برای ترانزیستور مد تخلیه ای که مشخّصهٔ آن در شکل (۸) نمایش داده شده است، صورت گرفت. از آنجا که در فرایند ساخت CMOS میکرونی مورداستفاده نسبت R_D/R_S پايين و اندازه مقاومت سرى پارازيتى L_D/L_{min} ناچیز بود، مقاومت سری مؤثّر عمدتاً از مقاومت کانال ناشی مىشد. براى مدلسازى وابستگى مقاومت كانال به ولتاژ گیت مدل VCR فوق که براساس مشخّصهٔ شکل (۱۲) استخراج شده بود، به خدمت گرفته شد. پاسخ مدار شکل (۱۳) به یک شکل موج متناوب پالسی با پهنای ۱۰ نانوثانیه در شکل (۱۴) نمایش داده شده است. همان طور که مشاهده می شود، با توجه به افزایش قابل ملاحظه در زمان تأخیر بهازای ولتاژهای گیت پایین، مدل پیشنهادی وابستگی مقاومت کانال به ولتاژ گیت را بهدرستی منظور مي کند.



¹. Lowly-doped Source/Drain (LDD)

۴- بحث

همان طور که در بخش ۳-۱ نشان داده شد، مدل پیشنهادی برای خازن MOS ظرفیت خازنی اندازهگیریشده را با دقّت بالایی مدلسازی میکند؛ امّا منظور کردن اثر مؤلّفههای مقاومت سری، یعنی مقاومت کانال و مقاومت پارازیتی سری سورس\درین، نیازمند ملاحظهٔ محدودیتهای ناشی از فرایند ساخت است. بهطور مشخّص، در فرایندهای ساخت CMOS پیشرفته مدلسازی دقیق آثار فرکانس بالا و ضریب کیفیت خازن، مستلزم استخراج دقيق مقاومت سرى است كه مطابق رابطة R_D/R_S (۹) برابر نصف مقاومت پارازیتی سورس (درین، (۹ است. در نسل های قدیمی تر فنّاوری CMOS، از آنجا که کسری از مساحت گیت که شامل هم پوشانی سورس درین می شد، نسبتاً کوچک بود، جریان ac عبورکننده از این قسمت از ظرفیت خازنی کل قابل چشم پوشی بود. بنابراین مقاومت سرى مطابق رابطة (٨) عملاً توسط مقاومت كانال مشخّص می شد. با کاهش طول کانال در فرایندهای زیرمیکرونی که از سلیساید استفاده میکردند، با توجه به آنکه R_D/R_S به میزان قابلملاحظهای از مقاومت کانال کوچکتر بود، هم پوشانی گیت با نواحی سورس و درین مطابق رابطهٔ (۹) سبب کاهش نسبی مقاومت سری و در نتیجه بهبود کارایی خازن در کاربردهای فرکانس بالا و افزایش ضریب کیفیت خازن می شد. ولی فرایندهای CMOS نانومتری از نواحی سورس\درین با آلایش پایین ^ا و با عمق پایین استفاده می کنند و نفوذ جانبی برابر با ۴۰ درصد عمق پیوند به نمایش می گذارند [۲۷]. بنابراین در یک فنّاوری ۲۵ CMOS نانومتری (L_{min} = ۴۵nm) با عمق پیوندی برابر با ۲۰ نانومتر، اندازهٔ نفوذ جانبی تنها در $\left(\frac{2L_D}{L_{min}}
ight)$ = ۰/۳۵ حدود ۸ نانومتر است. پس کسری برابر با یا ۳۵ درصد ظرفیت خازنی گیت که در مجاورت سورس\درین قرار دارد، در معرض مقاومت نواحی سورس و درین با آلایش پایین است. با توجه به اینکه مقاومت صفحه ای این نواحی نسبتاً زیاد است، اندازهٔ R_D/R_S قابل توجه بوده که منجر به افزایش مقاومت سری و در نتیجه، کاهش کارایی خازن می شود. برای محدود کردن آثار کانال کوتاه در فنّاوریهای CMOS مقیاس گذاری شده از عمق

پیوندهای کوچکتری استفاده میشود که منجر به افزایش مقاومت سری میگردد.



شکل ۱۳– مدار RC برای شبیهسازی پاسخ ذاتی خازن PIW با ساختار ۲۵۰ انگشتی که در آن نسبت عرض به طول کانال برای هر انگشت W_{drawn}/L_{drawn}=10µm/0.35µm است

وقتی عمق پیوند به ضخامت لایه وارون که بسته به ولتاژ گیت در گستره ۱ تا ۱۰ نانومتر است، نزدیک میشود، اندازهٔ مقاومت ناحیهٔ سورس و درین به اندازهٔ مقاومت لایه وارون نزدیک می گردد [۲۷]. از آنجا که مقادیر بزرگ MOSFET را بهشدت قابلیت حمل جریان ترانزیستور MOSFET را کاهش می دهد، بهبود فرایند ساخت CMOS به منظور کاهش این مقاومت سری پارازیتی، برای مثال با استفاده از نواحی سورس و درین برآمده [۲۸ و ۲۹] یا از طریق بهینه سازی میزان آلایش در ناحیهٔ جداکننده سورس (درین واقع در لبهٔ کانال [۳۰] در دستور کار قرار گرفته است.



شکل ۱۴- پاسخ ذاتی خازن MOS از نوع PIW شکل ۱۳ صرفنظر از اندازهٔ نسبی مؤلّفههای مقاومت سری خازن MOS، افزایش عرض قطعه هر دو مؤلّفه، یعنی هم *r*_Ds و هم *R*_D/*R*_S را کاهش میدهد. شایان توجه است که این دو مؤلّفه مقاومت سری ناشی از مقاومتهای مربوط به صفحهٔ نیمرسانای خازن هستند. مقاومت لایهٔ پلیسیلیسیم را که صفحهٔ شبهفلزی خازن MOS از آن تشکیل شده است، می توان به عنوان مؤلّفهٔ سوم مقاومت سری در نظر گرفت.

مقاومت سری پلی سیلیسیم که متناسب با $\frac{Leff}{Weff}$ است، نیز با افزایش عرض ترانزیستور کاهش می یابد. در فرایندهای CMOS پیشرفته با نسبت L_D/L_{min} بالا مقاومت سری ناشی از صفحهٔ نیم رسانای خازن MOS عمدتاً توسط مقاومت سری سورس و درین تعیین می شود. بنابراین با توجه به اینکه اندازهٔ مقاومت صفحه ای پلی سیلیسیم و سورس درین مشابه هستند، مقاومت سری پلی سیلیسیم گیت باید در مدل زیر مداری خازن MOS منظور شود.

۵- نتیجهگیری

روشی عملی برای ساختن یک مدل دقیق برای خازن MOS از نوع PIW ارائه شد که امکان منظور کردن آثار كوانتومى مربوط به ضخامت متناهى بار الكتريكي را فراهم میکند. روش پیشنهادی برای مدلسازی خازن MOS براساس اندازه گیری مشخّصه C-V یک خازن از نوع PIW که روی یک تراشهٔ آزمایشی در یک فرایند CMOS-۰/۳۵ میکرونی پیادهسازی شده بود، به صورت تجربی راست آزمایی شد. برازش قوی میان دادههای C-V حاصل از شبیه سازی با نرمافزار اسپایس و دادههای تجربی کارایی روش پیشنهادی برای مدلسازی دقیق، وابستگی ظرفیت خازنی را به ولتاژ تأیید می کند. اثر مقاومت سری خازن که در مدلسازی ضریب کیفیت خازن و رفتار مدار در فرکانس بالا حائز اهمیت است، با استفاده از یک مدل زیرمداری منظور شد. همچنین روشی برای مدلسازی دقیق مقاومت كانال بهصورت يك مقاومت وابسته به ولتاژ با استفاده از مدل ترانزیستور MOSFET ارائه گردید. سرانجام، کاربرد روش پیشنهادی برای مدلسازی خازن MOS از نوع PIW به کمک شبیهسازی مداری با استفاده از نرمافزار اسپایس راست آزمایی شد. روش ارائه شده، در حالت کلّی، برای مدلسازی خازنهای پیادهسازیشده با هر نوع ترانزیستور MOSFET قابل استفاده است و به خازن MOS از نوع PIW محدود نيست.

سپاسگزاری

از وزارت علوم، تحقیقات و فنّاوری و حوزهٔ پژوهش دانشگاه صنعتی همدان، برای پشتیبانی مالی از این پژوهش صمیمانه تشکّر و سپاسگزاری میکنیم. ۵۴

مراجع

[1] محمّد آسیایی، «طراحی رجیستر فایل توان پایین در فنّاوری ۹۰ نانومتر CMOS»، مجلهٔ مدلسازی در مهندسی، دورهٔ ۱۶، شمارهٔ
 ۵۴، پاییز ۱۳۹۷، صفحهٔ ۶۹– ۸۱.

[7] محمود فلاح و محمّدهاشم واجد سمیعی، «طراحی FSS میان گذر پچ استریپ مربعی با استفاده از مدل مداری معادل»، مجلهٔ مدلسازی در مهندسی، دورهٔ ۱۳، شمارهٔ ۴۱، تابستان ۱۳۹۴، صفحهٔ ۱۱۳– ۱۲۵.

[۳] آتیلا اسکندنژاد، عبدالرضا رحمتی و ادیب ابریشمیفر، «مدلسازی و تحلیل عددی مبدّلهای تابریستوری به روش رانگ-کوتای چندمتغیّره»، مجلهٔ مدلسازی در مهندسی، دورهٔ ۱۰، شمارهٔ ۲۹، تابستان ۱۳۹۱، صفحهٔ ۳۳- ۴۲.

[4] T.H. Lee, The Design of CMOS Radio-Frequency Integrated Circuits, Cambridge University Press, New York, 1998.

[5] R. Sarpeshkar, Ultra Low Power Bioelectronics, Cambridge University Press, New York, 2010.

[6] T. Ando, U. Kwon, S. Krishnan, M.M. Frank and V.Narayanan, "High- κ oxides on Si:MOSFET gate dielectrics", in Thin Films on Silicon: Electronic And Photonic Applications, 2016, pp. 323–367.

[7] N. Novkovski and E. Atanassova, "Frequency Dependence of *C-V* Characteristics of MOS Capacitors Containing Nanosized High- κ Ta₂O₅ Dielectrics", Advances in Materials Science and Engineering, Volume 2017, doi:10.1155/2017/9745934, pp. 1–11.

[8] H. Zhang, L. Yuan, X. Tang, J. Hu, J. Sun, Y. Zhang, Y, Zhang and R. Jia, "Influence of Metal Gate Electrodes on Electrical Properties of Atomic-Layer-Deposited Al-Rich HfAlO/Ga₂O₃ MOSCAPs", IEEE Trans. Electron Devices, Vol. 67, No. 4, 2020, pp. 1730-1736.

[9] Y. Xu, X. Hu, Y. Dong, B. Zhang and Y. Ni, "Highly-Efficient, Ultra-Compact and Polarization-Insensitive Electro-Absorption Modulator Driven by Hybrid Silicon-Indium Tin Oxide-Based MOS Capacitors", IEEE Journal of Quantum Electronics, Vol. 56, No. 1, 2020, pp. 1-9.

[10] J.H. Tsai, S.A. Ko, C.W. Wang, Y.C. Yen, H.H. Wang, P.C. Huang, P.S. Lan and M.H. Shen, "A 1 V Input, 3V-to-6V Output, 58%-Efficient Integrated Charge Pump With a Hybrid Topology for Area Reduction and an Improved Efficiency by Using Parasitics", IEEE Journal of Solid-State Circuits, Vol. 50, No. 11, 2015, pp. 2533 – 2548.

[11] L. Zhu and S. McNamara, "Low Power Tunneling Current Strain Sensor Using MOS Capacitors", Journal of Microelectromechanical Systems, Vol. 24, No. 3, 2015, pp. 755 -762.

[12] C. Li, J.C. Li, J. Shang, W.X. Li and S.Q. Xu, "Multitime Programmable Memory Cell With Improved MOS Capacitor in Standard CMOS Process", IEEE Transactions on Electron Devices, Vol. 62, No. 8, 2015, pp. 2517 - 2523.

[13] A. Kahraman, E. Yilmaz, A. Aktag and S. Kaya, "Evaluation of Radiation Sensor Aspects of Er₂O₃ MOS Capacitors under Zero Gate Bias", IEEE Transactions on Nuclear Science, Vol. 63, No. 2, 2016, pp. 1284-1293.

[14] Y. Xuan, Ch. Mousoulis, A. Kumar, Ch.I. Elmiger, S. Scott, D.J. Valentino and D. Peroulis, "3D MOS-capacitor-based ionizing radiation sensors", Proceedings of 2017 IEEE SENSORS Conference, Glasgow, 2017, pp. 1-3.

[15] T. Rabuske and J. Fernandes, "A SAR ADC With a MOSCAP-DAC", IEEE Journal of Solid-State Circuits, Vol. 51, No. 6, pp. 1410-1422, 2016.

[16] R.K. Palani and R. Harjani, "A 4.6mW, 22dBm IIP3 all MOSCAP based 34–314MHz tunable continuous time filter in 65nm", Proceedings of the IEEE Custom Integrated Circuits Conference (CICC), September 2015, 28-30.

[17] H. Amini Moghadam, S. Dimitrijev, J. Han, D. Haasmann and A. Aminbeidokhti, "Transient-Current Method for Measurement of Active Near-Interface Oxide Traps in 4H-SiC MOS Capacitors and MOSFETs", IEEE Trans. Electron Devices, Vol. 62, No. 8, 2015, pp. 2670-2674.

[18] X. Zhang, C. Cheng, H. Zhu, T. Yu, D. Zhang and B. Chen, "A New MOS Capacitance Correction Method Based on Five-Element Model by Combining Double-Frequency C-V and I-V Measurements", IEEE Electron Device Letters, Vol. 37, No. 10, 2016, pp. 1328–1331.

[19] H.H. Lin and J.G. Hwu, "Surface Nonuniformity-Induced Frequency Dispersion in Accumulation Capacitance for Silicon MOS(n) Capacitor", IEEE Trans. Electron Devices, Vol. 63, No. 7, 2016, pp. 2844–2851.

[20] X. Zhang, S. Zhang, H. Zhu, X. Pan, Ch. Cheng, T. Yu, X. Xiangping, L. Yi, G. Xing and D. Zhang, "Frequency dispersion analysis of thin dielectric MOS capacitor in a five-element model", Journal of Physics D: Applied Physics, 2018.

[21] P. Pande, S Dimitrijev, D. Haasmann, H. Amini Moghadam, P. Tanner and J. Han, "Energy-Localized Near-Interface Traps Active in the Strong-Accumulation Region of 4H-SiC MOS Capacitors", IEEE Transactions on Electron Devices, Vol. 66, No. 4, 2019, pp. 1704 - 1709.

[22] R. Moosavi, S. Jamasb, "Accurate Modeling of the Polysilicon-Insulator-Well (PIW) Capacitor in CMOS Technologies", Cumhuriyet Science Journal (CSJ), Vol. 36, No.3, 2015, pp. 216-221.

[23] R. Rios, N.D. Arora, C.L. Huang, N. Khalil, J. Faricelli and L. Gruber, "A physical compact MOSFET model, including quantum mechanical effects, for statistical circuit design applications", Proceedings of International Electron Devices Meeting. IEEE, 1995, pp. 937-940.

[24] W. Liu and C. Hu, "BSIM3v3 mosfet model", International Journal of High Speed Electronics and Systems, Vol. 9, No. 03, 1998, pp. 971-701.

[25] W. Liu, X. Jin, Y. King and C. Hu, "An Efficient and Accurate Compact Model for Thin-Oxide-MOSFET Intrinsic Capacitance Considering the Finite Charge Layer Thickness", IEEE Transactions on Electron Devices, Vol. 46, No. 5, 1999, pp.1070-1072.

[26] D.E. Ward, R. W. Dutton, "A Charge-oriented Model for MOS Transistor Capacitances", IEEE J. of Solid States Circuits, Vol. 13, No. 5, 1978.

[27] H.J.M. Veendrick, in Nanometer CMOS ICs from basics to ASICS, First Edition, Springer, New York, 2008.

[28] T. Uchino, T. Shiba, K. Ohnishi, A. Miyauchi, M. Nakata, Y. Inoue and T. Suzuki, "A raised source/drain technology using in-situ P-doped SiGe and B-doped Si for 0.1-µm CMOS ULSIs", Proceedings of the International Electron Devices Meeting, IEDM Technical Digest, December 1997.

[29] Y.S. Chauhan, D.D. Duane, L.V. Sriramkumar, S. Khandelwal, J.P. Duarte, N. payvadosi, A. Niknejad and Ch. Hu, FinFET Modeling for IC simulation and Design Using the BSIM-CMG Standard. San Diego: Academic Press, 2015.

[30] X. Duan, P. Lu, W. Li and J.C.S. Woo, "Parasitic resistance modeling and optimization for 10nm-node FinFET", Proceedings of the IEEE's 18th International Workshop on Junction Technology (IWJT), 2018.