

معرفی ساختار، مدل سازی و تحلیل ترانزیستور بدون پیوند نامتجانس $\text{Si/Si}_{1-x}\text{Ge}_x$

ریحانه اجلالی^۱، سید سعید حاجی نصیری^{۲*}، علیرضا کاشانی نیا^۳ و آرش دانا^۴

اطلاعات مقاله	چکیده
<p>نوع مقاله: پژوهشی</p> <p>دریافت مقاله: ۱۴۰۱/۰۳/۰۳</p> <p>بازنگری مقاله: ۱۴۰۱/۰۸/۲۵</p> <p>پذیرش مقاله: ۱۴۰۱/۰۹/۰۵</p>	<p>در ترانزیستورهای بدون پیوند، آلایش سورس-کانال-درین از یک نوع و دریک سطح است؛ بنابراین فرآیند ساخت ترانزیستورهای بدون پیوند نسبت به ترانزیستورهای مد وارونگی آسان تر است. علیرغم این مزیت، کاهش هدایت انتقالی ترانزیستور بدون پیوند به دلیل کاهش سرعت حامل، عملکرد این نوع ترانزیستور را برای کاربردهای آنالوگ، فرکانس رادیویی و در نویز فرکانس بالا با مشکل مواجه می کند. روش مؤثری که بدون کاهش بازده، هدایت انتقالی ترانزیستور بدون پیوند را افزایش می دهد، استفاده از ساختار نامتجانس در کانال است. در این مقاله استفاده از مواد Si و $\text{Si}_{1-x}\text{Ge}_x$ در کانال برای افزایش هدایت انتقالی ترانزیستور بدون پیوند پیشنهاد و مدل سازی می شود. ساختار ویژه ترانزیستور پیشنهادی که $\text{JL-Si/Si}_{1-x}\text{Ge}_x$ نامیده می شود، باعث حذف پراکندگی بین دره های Δ_2 و Δ_4 شده و این موضوع باعث افزایش سرعت حرکت الکترون و به دنبال آن افزایش چشمگیر هدایت انتقالی می شود. نتایج مدل سازی ترانزیستور نامتجانس $\text{JL-Si/Si}_{1-x}\text{Ge}_x$ پیشنهادی، بیشینه هدایت انتقالی را $۲,۵ \text{ mS/um}$ نشان می دهد که نسبت به ترانزیستور مشابه سیلیکونی JL-Si ۵۰% افزایش یافته است. همچنین محاسبات مستخرج از مدل سازی نشان می دهد که ترانزیستور $\text{JL-Si/Si}_{1-x}\text{Ge}_x$ پیشنهادی دارای فرکانس قطع بهره واحد ۷۵۰ گیگاهرتز، عدد نویز کمینه $۰,۶۵$ دسی بل و بهره در دسترس $۲۸,۵$ دسی بل است. پارامترهای فرکانس قطع، عدد نویز حداقل و بهره در دسترس ترانزیستور $\text{JL-Si/Si}_{1-x}\text{Ge}_x$ پیشنهادی در مقایسه با ترانزیستور JL-Si با ابعاد مشابه به ترتیب، ۳۴%، $۶۲,۵\%$ و ۵۳% بهبود یافته است. ترانزیستور $\text{JL-Si/Si}_{1-x}\text{Ge}_x$ پیشنهادی می تواند جایگزین مناسبی برای ترانزیستورهای متداول مد وارونگی در کاربردهای آنالوگ و فرکانس رادیویی باشد.</p>
<p>واژگان کلیدی:</p> <p>ترانزیستور بدون پیوند، پیوند نامتجانس، $\text{Si/Si}_{1-x}\text{Ge}_x$، فرکانس رادیویی، نویز فرکانس بالا، هدایت انتقالی، فرکانس قطع، عدد نویز.</p>	

۱-مقدمه

با پیشرفت فناوری، ابعاد ترانزیستور اثر میدان فلز-اکسید-نیمه هادی MOSFET^5 به زیرمیکرومتر رسیده است. با کوچک سازی ترانزیستور MOSFET ، عرض ناحیه تخلیه

در سمت درین افزایش می یابد، بنابراین اثرات کانال کوتاه پدید می آید [۱-۵]. علاوه بر این، در ترانزیستورهای مد وارونگی IM^6 نانومقیاس آلایش کانال را ذاتی در نظر می گیرند، بنابراین تغییر آلایش از سورس به کانال

*پستالکترونیک نویسنده مسئول مکاتبات: s.nasiri@qiau.ac.ir

۱. گروه مهندسی برق، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران

۲. گروه مهندسی برق، واحد قزوین، دانشگاه آزاد اسلامی، قزوین، ایران

۳. گروه مهندسی برق، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران

۴. گروه مهندسی برق، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران

⁵ Metal Oxide Semiconductor Field Effect Transistor

⁶ Inversion Mode

ضریب دی الکتریک حائل، فرکانس قطع بهره واحد و بیشینه فرکانس نوسان، f_{max}^{17} را کاهش می دهد [۱۳].

در مرجع ۱۴ قوش و همکاران توانسته اند با بررسی تأثیر چیدمان حائل و آرایش کانال روی ترانزیستور DG-JLFET به مقادیر هدایت انتقالی ۳۵۰ میکروزیمنس و فرکانس قطع ۲۴۰ گیگاهرتز در طول کانال ۲۰ نانومتر دست یابند. بررسی آن ها نشان می دهد استفاده از حائل با ضریب دی الکتریک بالا منجر به کاهش فرکانس قطع بهره واحد و بیشینه فرکانس نوسان شده است [۱۴].

در مرجع ۱۵ اصلاح پروفایل باند انرژی به واسطه قرار دادن سیلیکون به جای بخشی از ترانزیستور در جهت بهبود مشخصات الکتریکی افزاره CSOI-JLT^{۱۸} توسط انوری فرد و همکاران پیشنهاد شده است. ساختار پیشنهادی در مرجع ۱۵ پیچیدگی ساخت را افزایش داده است [۱۵].

درواقع سرعت حرکت حامل ها در مواد III-V بیشتر از Si است که استفاده از مواد این گروه در ترانزیستورها به خودی خود باعث افزایش هدایت انتقالی ترانزیستورهای بدون پیوند می شود که البته پیچیدگی و هزینه ساخت ترانزیستورهای بدون پیوند با مواد III-V بسیار بالا است. علیرغم تمامی تلاش هایی که در این حوزه انجام شده است استفاده از Si به دلیل تطابق با فناوری ساخت CMOS ارجحیت به مراتب بیشتری نسبت به استفاده از مواد دیگر دارد. در این مطالعه با حفظ Si به عنوان ماده اصلی ترانزیستور پیشنهادی، هدایت انتقالی بهبود چشمگیری یافته است. هدف اصلی این مقاله استفاده از نیمه هادی های Si و Si_{1-x}Ge_x به عنوان ماده کانال ترانزیستور دو گیتی بدون پیوند برای بهبود پارامترهای آنالوگ، فرکانس رادیویی و نویز فرکانس بالای ترانزیستور در مقایسه با ترانزیستور دو گیتی سیلیکونی بدون پیوند است. ترانزیستور همگون^{۱۹} Si^{۱۹} و همچنین ترانزیستور ناهمگون^{۲۰} با ساختار Si/Si_{1-x}Ge_x به عنوان ماده کانال ترانزیستور بدون پیوند برای بهبود پارامترهای شایستگی آنالوگ و فرکانس رادیویی پیشنهاد می شود. در ترانزیستور Si/Si_{1-x}Ge_x ماده با شکاف باند بیشتر Si_{1-x}Ge_x در میانه کانال و ماده با شکاف باند کمتر

ذاتی و از درین به کانال ذاتی در فرآیند ساخت این ترانزیستورها، بسیار پیچیده است و استفاده از فن باز پخت حرارتی میلی ثانیه ای^۷ را ناگزیر می سازد. در نتیجه هزینه های ساخت ترانزیستورهای مدارونگی نانومقیاس افزایش می یابد [۴-۷]. برای رفع این مشکل ترانزیستور اثر میدان بدون پیوند^۸ JL-FET پیشنهاد شده است [۷-۸]. در این ترانزیستور، گرادیان تراکم ناخالصی در امتداد افزاره، سورس-کانال-درین حذف شده است. در ساخت ترانزیستور JL-FET استفاده از ضخامت بدنه نازک نکته کلیدی است، زیرا سبب تخیله کامل حامل ها از کانال در حالت خاموش ترانزیستور می شود [۴ و ۵ و ۷-۹]. در افزاره های بدون پیوند قابلیت حرکت حامل در کانال با پراکندگی ناشی از ناخالصی محدود می شود که دلیل این موضوع چگالی بالای ناخالصی در نواحی سورس-کانال-درین است [۷ و ۱۰ و ۱۱]. پراکندگی ناشی از ناخالصی کانال در ترانزیستورهای JL، هدایت انتقالی^۹ G_m ، این ترانزیستور را نسبت به ترانزیستور IM با ابعاد مشابه کاهش می دهد. همچنین کاهش هدایت انتقالی منجر به کاهش فرکانس قطع بهره واحد^{۱۰} f_T ، ترانزیستورهای بدون پیوند می شود.

در راستای بهبود پارامترهای آنالوگ و فرکانس رادیویی ترانزیستورهای JL-FET پژوهش های محدودی صورت گرفته است [۱۲-۱۵].

در مرجع ۱۲ باروا و همکاران DMG-SP^{۱۱} را برای بهبود پارامترهای آنالوگ و فرکانس رادیویی پیشنهاد کرده اند. نتایج شبیه سازی آن ها نشان می دهد استفاده از حائل با ضریب دی الکتریک بالا^{۱۲} منجر به افزایش میدان های الکتریکی فرینجینگ^{۱۳} می شود که افزایش آن از یک سو منجر به افزایش هدایت انتقالی و از سوی دیگر سبب افزایش C_g ^{۱۴} و کاهش فرکانس قطع بهره واحد می شود [۱۲]. در مرجع ۱۳ روی و همکاران اهمیت لایه های حائل دیواره ای را بر روی عملکرد آنالوگ و فرکانس رادیویی ترانزیستور دو گیتی سیلیکونی بدون پیوند بررسی کرده اند. افزایش ضریب دی الکتریک حائل^{۱۵} منجر به بهبود هدایت انتقالی و گین ذاتی^{۱۶} می شود. علاوه بر این، افزایش

¹⁵ Spacer dielectric constant

¹⁶ Intrinsic gain

¹⁷ Maximum oscillation frequency (f_{max})

¹⁸ Common silicon-on-insulator junctionless

¹⁹ Homostructure

²⁰ Hetrostructure

⁷ Microwave annealing

⁸ Junctionless Field Effect Transistor (JL-FET)

⁹ Transconductance (G_m)

¹⁰ Cut-off frequency (f_T)

¹¹ Dual-material gate along with high-k spacer dielectric


¹² High-k spacer

¹³ Fringing electric fields

¹⁴ Gate capacitance

۲- ساختار ترانزیستور پیشنهادی و مدل‌های مورد استفاده


شکل (۲) ساختار ترانزیستور پیشنهادی را نشان می‌دهد. در این ترانزیستور آلایش سورس، کانال و درین یکسان و از نوع دهنده با مقدار $2 \times 10^{19} \text{cm}^{-3}$ در نظر گرفته شده‌اند. طول کانال و ضخامت بدنه به ترتیب ۱۰ نانومتر و ۵ نانومتر است. طول درین و سورس ۲۵ نانومتر است و Si_3N_4 به‌عنوان عایق گیت با ضخامت ۲ نانومتر در نظر گرفته شده است. تابع کارگیت ۵٫۱ الکترون‌ولتاستو با در نظر گرفتن $\text{p}^+\text{polysilicon}$ به‌عنوان الکتروود گیت حاصل می‌شود [۱۳]. ضخامت لایه‌های $\text{Si}_1\text{-xGe}_x$ هرکدام به ترتیب ۱ نانومتر و ۳ نانومتر در نظر گرفته برای مدل‌سازی ترانزیستور پیشنهادی از نرم‌افزار سیلوکو-اطلس-دو بعدی^{۲۲} استفاده شده است. شده است.



شکل ۲- ساختار ترانزیستور ناهمگون پیشنهادی JL-Si/Si_{1-x}Ge_x

تغییرات سریع میدان الکتریکی بزرگ در ترانزیستورهای نانومقیاس منجر به مؤلفه اضافی جریان در اثر تغییر چگالی حامل‌ها می‌گردد لذا برای در نظر گرفتن این اثر مدل انتقال هیدرودینامیک در نظر گرفته شده است [۱۶]. همچنین مدل پتانسیل کوانتومی بوهم^{۲۳} BQP برای در نظر گرفتن اثر تحدید کوانتومی^{۲۴} استفاده می‌شود [۱۷]. به‌علاوه با توجه به چگالی آلایش بالا در افزاره پیشنهادی از مدل نازک شدگی شکاف باند^{۲۵} استفاده می‌شود [۱۸]. در ترانزیستور پیشنهادی برای در نظر گرفتن وابستگی قابلیت حرکت به میدان عمودی، چگالی ناخالصی^{۲۶} و دما مدل لامبارد^{۲۷} CVT در نظر گرفته می‌شود [۱۹]. مدل باز ترکیب شاکلی-رید-هال^{۲۸} SRH برای تعیین دقیق میزان جریان نشتی در نظر گرفته می‌شود [۱۲].

Si زیر گیت قرار گرفته است. نتایج مدل‌سازی نشان می‌دهد سرعت حرکت الکترون در Si تحت کرنش ترانزیستور JL-Si/Si_{1-x}Ge_x بزرگ‌تر از این مقدار در Si بدون کرنش در ترانزیستور JL-Si است. بنابراین بیشینه هدایت انتقالی^{۲۱}، ترانزیستور پیشنهادی افزایش یافته و منجر به بهبود پارامترهای آنالوگ، فرکانس رادیویی و کاهش نویز فرکانس بالای آن می‌شود. مدل‌های استفاده شده برای شبیه‌سازی در این مقاله، با مقایسه بین منحنی مشخصه ترانزیستور شبیه‌سازی شده و منحنی مشخصه ترانزیستور بدون پیوند گزارش شده در مرجع ۱۷ کالیبره شده است، شکل (۱) را مشاهده بفرمایید. ترانزیستور گزارش شده در مرجع ۱۷، که ما شبیه‌سازی هایمان را با آن کالیبره کرده ایم دارای ضخامت بدنه ۱۰ نانومتر، طول گیت ۴۰ نانومتر و ضخامت اکسید گیت ۱ نانومتر است. همچنین از سیلیکون به‌عنوان ماده درین-سورس-کانال و از SiO_2 به‌عنوان اکسید گیت در ترانزیستور گزارش شده استفاده شده است [۱۷]. سایر مشخصات ترانزیستوری که شبیه‌سازی‌ها با آن کالیبره شده است در مرجع ۱۷ آمده است. چنانچه در شکل (۱) مشهود است منحنی مشخصه شبیه‌سازی شده در این مطالعه تطابق بسیار خوبی با منحنی مشخصه گزارش شده در مرجع ۱۷ دارد که نشان‌دهنده اطمینان از اعتبار مدل‌های استفاده شده در شبیه‌سازی است.



شکل ۱- منحنی مشخصه افزاره گزارش شده در مرجع ۱۷ و افزاره شبیه‌سازی شده در این مقاله. پارامترهای ساختاری افزاره شبیه‌سازی شده در این مطالعه با افزاره گزارش شده در مرجع ۱۷ یکسان است. سیلیکون به‌عنوان ماده سورس، درین و کانال افزاره گزارش شده در مرجع ۱۷ و افزاره شبیه‌سازی شده در این مطالعه در نظر گرفته شده است. شرایط بایاس $V_{DS}=50\text{mV}$ است.

²⁵ Doping concentration

²⁶ Doping concentration

²⁷ Lombard Model (CVT)

²⁸ Shockley-Read-Hall model (SRH)

²¹ G_{mmax}


²² Two-Dimensional Silvaco-Atlas

²³ Bohm Quantum Potential (BQP)

²⁴ Quantum Confinement

۳- مدل سازی و تحلیل افزاره


شکل (۳) مشخصه I-V ترانزیستور پیشنهادی با ساختار ناهمگون JL-Si/Si_{1-x}Ge_x و ساختار همگون JL-Si را نمایش می دهد. پس از مدل سازی ساختار، با مقایسه منحنی ها در شکل (۲) مشاهده می شود افزاره JL-Si/Si_{1-x}Ge_x



JL-Si/Si_{1-x}Ge_x جریان حالت خاموش کمتری نسبت به افزاره JL-Si دارد.

شکل ۳- منحنی مشخصه ورودی ترانزیستورهای مدل سازی شده به عنوان تابعی از V_{GS}. شرایط بایاس V_{DS}=1 V است.

برای درک بهتر این موضوع شکل های (۴) و (۵) به ترتیب نوار هدایت و چگالی الکترون ها را در امتداد افزاره های پیشنهادی در حالت خاموش نشان می دهند. همان گونه که در شکل (۴) مشاهده می شود، نوار هدایت ترانزیستور JL-Si/Si_{1-x}Ge_x در انرژی های بالاتری توزیع شده است.



شکل ۴- نوار هدایت به صورت افقی در سرتاسر ترانزیستورهای مدل سازی شده با طول کانال ۱۰ نانومتر برای فاصله ۲٫۵ نانومتر از سطح برای شرایط بایاس خاموش (V_{DS}=1V V_{GS}=0V)، در نتیجه با توجه به شکل (۵)، چگالی الکترون های میانه کانال برای ترانزیستور JL-Si/Si_{1-x}Ge_x کمتر از چگالی

همچنین در ترانزیستورهای بدون پیوند همپوشانی بین باند ظرفیت کانال و باند هدایت درین در شرایط بایاس حالت خاموش موجب تونل زنی الکترون از باند ظرفیت کانال به باند هدایت درین می شود. حفره های تولید شده در اثر پدیده تونل زنی، سبب تشکیل ناحیه نوع p در کانال افزاره می شوند و ترانزیستور دوقطبی پارازیتی NPN شکل می گیرد. این موضوع باعث افزایش جریان خاموش می شود. برای در نظر گرفتن پدیده تونل زنی در مدل سازی، مدل تونل زنی نوار به نوار غیر محلی^{۲۹} استفاده می شود [۲۰ و ۲۱]. مدل نوارهای انرژی برای لایه Si_{1-x}Ge_x بر اساس مراجع موجود، به صورت جدول ۱ در نظر گرفته می شود [۲۲ و ۲۳].

جدول ۱- ویژگی های Si بدون کرنش و Si تحت کرنش معادله استفاده شده پارامترها

$$X_{\text{strained-si}} = 4.05 + 0.58X$$

الکترون خواهی

$$X_{\text{Si1-xGex}} = 4.05 - 0.05x$$

$$E_{g,\text{strained-Si}} = 1.12 - X(0.31 + 0.53X)$$

شکاف باند

$$E_{g,\text{si1-xGex}} = 1.12 - 0.42X$$

روابط ۱ تا ۶، فیزیک بنیادی ترانزیستور پیشنهادی را تشریح می کنند. رابطه ۱ معادله پواسون را که مشخص کننده پروفایل الکترواستاتیک کانال هست نشان می دهد. روابط ۲ تا ۶ معادلات انتقال حامل را برای مدل های هیدرودینامیک و BQP نشان می دهند [۱۸].

$$\text{div}(\epsilon \nabla \psi) = -(N_D + p - N_A - n) \quad (1)$$

$$\partial n / \partial t = (1/q) \text{div}(\vec{J}_n) + G_n - R_n \quad (2)$$


$$\partial p / \partial t = (1/q) \text{div}(\vec{J}_p) + G_p - R_p \quad (3)$$

$$\vec{J}_n^{\text{um}} = qD_n \nabla(n) - q\mu_n n \nabla(\psi - Q) + qnD_n^T \nabla T_n \quad (4)$$

$$\vec{J}_p = -qD_p \nabla(p) - q\mu_p p \nabla(\psi - Q) - qpD_p^T \nabla T_p \quad (5)$$

$$Q = -\frac{\hbar^2}{2} \gamma \frac{\tilde{\nabla} [M^{-1} \tilde{\nabla}(n^\alpha)]}{n^\alpha} \quad (6)$$

²⁹ Non local BTBT



نتیجه، سرعت حرکت الکترون در کانال ترانزیستور JL-Si/Si_{1-x}Ge_x نسبت به ترانزیستور JL-Si بیشتر است.

شکل ۶- هدایت انتقالی ترانزیستورهای مدل سازی شده

به عنوان تابعی از V_{GS} . شرایط بایاس $V_{DS}=1V$ است.

شکل ۷- میدان الکتریکی در امتداد ضخامت بدنه (A-A') در

شکل ۲، برای ترانزیستورهای مدل سازی شده. مدل سازی برای

شرایط بایاس بیشینه هدایت انتقالی انجام شده است.

همان گونه که در شکل (۸) نشان داده شده است، سرعت

حرکت الکترون در سیلیکون تحت کرنش^{۳۰} ترانزیستور JL-


Si/Si_{1-x}Ge_x بزرگتر از این مقدار در Si بدون کرنش در

ترانزیستور JL-Si است. در واقع حذف پراکندگی بین

دره‌های مابین دره‌های Δ_2 و Δ_4 سبب افزایش سرعت حرکت

الکترون شده است. این موضوع سبب افزایش بیشینه

هدایت انتقالی ترانزیستور JL-Si/Si_{1-x}Ge_x نسبت به



ترانزیستور JL-Si شده است [۲۴ و ۲۵]. شکل (۹) دمای

الکترون در محل بیشینه عبور جریان برای افزاره‌های شبیه

سازی شده در شرایط بایاس G_{mmax} نشان می‌دهد. چنانچه


دید می‌شود دمای الکترون در محل بیشینه عبور جریان

در ساختار JL-Si/Si_{1-x}Ge_x نسبت به ساختار JL-Si کمتر

الکترون‌های میانه کانال برای ساختار همگون JL-Si است،

به عبارتی در ترانزیستور ناهمگون پیشنهادی، کنترل گیت

بر کانال افزاره افزایش یافته و در نتیجه در حالت خاموش



میانه کانال به خوبی از الکترون‌ها تخلیه شده و جریان حالت

خاموش به طور قابل ملاحظه‌ای کاهش یافته است.

شکل ۵- چگالی الکترون‌ها به صورت افقی در سرتاسر

ترانزیستورهای مدل سازی شده با طول کانال ۱۰ نانومتر برای

فاصله ۲٫۵ نانومتر از سطح برای شرایط بایاس خاموش

($V_{GS}=0V$, $V_{DS}=1V$)

درواقع استفاده از ساختار نامتجانس در کانال ترانزیستور

پیشنهادی سبب می‌شود پتانسیل سطحی در کانال افزایش

یافته و زیر گیت به خوبی از الکترون‌ها تخلیه شود.

هدایت انتقالی، $G_m = \partial I_D / \partial V_{DS}$ ، ترانزیستور یکی از

مهم‌ترین مشخصه‌های الکتریکی برای تعیین پارامترهای

شایستگی افزاره در کاربردهای آنالوگ و فرکانس رادیویی

است و بیانگر توانایی ترانزیستور در تبدیل ولتاژ به جریان

است. شکل (۶) هدایت انتقالی ترانزیستورهای JL-Si و

JL-Si/Si_{1-x}Ge_x را به عنوان تابعی از ولتاژ گیت سورس در

V_{DS} برابر یک ولت را نمایش می‌دهد. به وضوح مشاهده

می‌شود در ناحیه بالای آستانه بیشینه هدایت انتقالی،

ترانزیستور JL-Si/Si_{1-x}Ge_x در مقایسه با ترانزیستور JL-

Si بیشتر است. شکل (۷) میدان الکتریکی را در امتداد

ضخامت بدنه A-A' در شکل (۱) ساختارهای مدل سازی

شده مقایسه می‌کند. در این شکل تنها نیمی از ضخامت

بدنه ۵ نانومتر نشان داده شده است، زیرا میدان الکتریکی


از گیت بالا تا گیت پایین یکسان است. همان گونه که

مشاهده می‌شود میدان الکتریکی در کانال ترانزیستور JL-

Si/Si_{1-x}Ge_x نسبت به ترانزیستور JL-Si بیشتر است. در

³⁰ Strained Si


Si در ناحیه زیرآستانه بیشتر است. مقادیر TGF برای ترانزیستورهای JL-Si/Si_{1-x}Ge_x و JL-Si در V_{GS} برابر ۰,۲ و ۱۸,۹V⁻¹ و ۲۹,۴V⁻¹ با ترتیب برابر است. در واقع جریان نشتی کوچک تر ترانزیستور JL-Si/Si_{1-x}Ge_x در مقایسه با ترانزیستور JL-Si منجر به افزایش قابل توجه مقدار TGF افزاره JL-Si/Si_{1-x}Ge_x شده است.



شکل ۱۰-نسبت هدایت انتقالی به جریان درین برای ترانزیستورهای مدل سازی شده به عنوان تابعی از V_{GS} شرایط بایاس V_{DS}=1 V است.

از حاصل ضرب هدایت انتقالی درمقاومت خروجی بهره ذاتی^{۳۳} ترانزیستور به دست می آید [۲۷]:


$$A_{V0} = G_m R_O \quad (V)$$




شکل ۱۱-بهره ذاتی ترانزیستورهای مدل سازی شده برحسب V_{GS} در V_{DS}=1V.

شکل (۱۱) بهره ذاتی ترانزیستورهای JL-Si/Si_{1-x}Ge_x و JL-Si را بر حسب V_{GS} و در V_{DS} برابر یک ولت نشان می دهد. همان گونه که مشاهده می شود برای ناحیه بالای

است. در نتیجه، پراکندگی فوفونی الکترون در کانال برای ساختار JL-Si/Si_{1-x}Ge_x نسبت به ساختار JL-Si کاهش یافته است، و باعث افزایش سرعت حرکت الکترون در کانال ساختار JL-Si/Si_{1-x}Ge_x نسبت به JL-Si شده است.



شکل ۸- سرعت الکترون ها در امتداد ضخامت بدنه (A-A') در شکل (۱)، برای ترانزیستورهای مدل سازی شده. مدل سازی برای شرایط بایاس بیشینه هدایت انتقالی انجام شده است.



شکل ۹: دمای الکترون در محل بیشینه عبور جریان برای افزاره های شبیه سازی شده. شبیه سازی برای شرایط بایاس G_{mmax} انجام شده است.


نسبت هدایت انتقالی به جریان درین، G_m/I_D^{31} ، که تحت عنوان TGF^{۳۲} نیز نامیده می شود یکی دیگر از پارامترهای شایستگی مهم در طراحی مدارهای آنالوگ در ناحیه زیر آستانه است [۲۶]. در شکل (۱۰)، منحنی هدایت انتقالی به جریان درین ترانزیستورهای JL-Si/Si_{1-x}Ge_x و JL-Si را در V_{DS} برابر یک ولت و برحسب V_{GS} نشان می دهد. همان طور که در شکل (۱۰) مشاهده می شود، مقدار TGF ترانزیستور JL-Si/Si_{1-x}Ge_x در مقایسه با ترانزیستور JL-

³³ AV0

³¹ Transconductance-to-current ratio

³² Transconductance generation factor (TGF)

ناحیه بالای آستانه فاصله حرکت الکترون از گیت در کانال ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با فاصله حرکت الکترون از گیت در کانال ترانزیستور $JL-Si$ کمتر است.




شکل ۱۳- خازن کل گیت-گیت ترانزیستورهای مدل‌سازی شده برحسب V_{GS} . برای محاسبه خازن کل گیت-گیت فرض شده است V_{DS} برابر یک ولت و ولتاژ گیت بین صفر ولت و یک ولت در فرکانس یک مگاهرتز جاروب شده است.

شکل (۱۴) فرکانس قطع بهره واحد ترانزیستورهای مدل‌سازی شده را برحسب V_{GS} در V_{DS} برابر یک ولت را نشان می‌دهد. فرکانس قطع بهره واحد، f_T ، یک ترانزیستور توسط رابطه ۸ قابل محاسبه است [۲۷]:

$$f_T = \frac{G_m}{2\pi C_{gg}} \quad (8)$$

همان‌گونه که در شکل (۱۴) مشاهده می‌شود بیشینه فرکانس قطع بهره واحد ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ بیشتر است. در واقع حذف پراکندگی بین دره‌ای، بین دره‌های Δ_2 و Δ_4 منجر به بهبود چشمگیر هدایت انتقالی ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در ناحیه بالای آستانه شده و به دنبال آن فرکانس قطع بهره واحد ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ افزایش چشمگیری داشته است. در ناحیه بالای آستانه بیشینه فرکانس قطع بهره واحد ترانزیستور $JL-Si/Si_{1-x}Ge_x$ برابر ۷۴۸ گیگاهرتز است، که نسبت به بیشینه فرکانس قطع بهره واحد افزاره $JL-Si$ برابر ۵۵۰ گیگاهرتز است، بهبود چشمگیری را نشان می‌دهد.

آستانه بهره ذاتی ترانزیستور $JL-Si/Si_{1-x}Ge_x$ نسبت به ترانزیستور $JL-Si$ بیشتر است. افزایش بهره ذاتی ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ را علاوه بر بهبود هدایت انتقالی می‌توان به افزایش مقاومت خروجی ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در شکل (۱۲) به‌وضوح مشاهده می‌شود مقاومت خروجی ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ بزرگ‌تر است. نتایج مدل‌سازی نشان می‌دهد منحنی I_D-V_{DS} ترانزیستور $JL-Si/Si_{1-x}Ge_x$ شیب کوچک‌تری در مقایسه با ترانزیستور پایه دارد، بر این اساس مقاومت خروجی بسیار بزرگ‌تری دارد. در ناحیه بالای آستانه بیشینه بهره ذاتی $JL-Si/Si_{1-x}Ge_x$ برابر ۲۵ دسی‌بل است که نسبت به بیشینه بهره ذاتی ترانزیستور $JL-Si$ ، که برابر ۱۶ دسی‌بل است، افزایش چشمگیری داشته است.



شکل ۱۲- مقاومت خروجی ترانزیستورهای مدل‌سازی شده برحسب V_{GS} در $V_{DS}=1V$.

شکل (۱۳) خازن کل گیت-گیت 35 ترانزیستورهای مدل‌سازی شده را برحسب V_{GS} در V_{DS} برابر یک ولت نشان می‌دهد. همان‌گونه که مشاهده می‌شود در ناحیه زیر آستانه خازن کل گیت-گیت ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ کمتر است. بر اساس نتایج مدل‌سازی، در ناحیه زیر آستانه عرض ناحیه تخلیه ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ بیشتر است. به‌وضوح مشاهده می‌شود در ناحیه بالای آستانه ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ بیشتر است. نتایج مدل‌سازی نشان می‌دهد در

³⁵ Total gate-to-gate capacitance (C_{GG})

³⁴ A_{V0max}

۳- مدل سازی نویز فرکانس بالا


نوسانات تصادفی ولتاژ و جریان در اتصالات یک ترانزیستور باعث ایجاد نویز می شود. بر اساس مدل دراد^{۳۷} نویز در پایانه یک ترانزیستور به دلیل نوسانات وابسته به زمان در سرعت رانش و چگالی الکترون ها است [۳۱]. در این مقاله چگالی طیف نوسانات جریان درین S_{Id} ^{۳۸}، چگالی طیف نوسانات جریان گیت S_{Ig} ^{۳۹}، و همچنین همبستگی متقابل آن ها $S_{Id}^{۴۰}$ با شبیه ساز نویز دوبعدی به دست آمده است [۲۸]. برای مدل سازی نویز فرکانس بالای ترانزیستورهای پیشنهادی از مدل پاسل^{۴۱} استفاده شده است [۱۱، ۳۲-۳۴]. پارامترهای شایستگی نویز فرکانس بالا در ترانزیستورهای اثر میدان شامل مقاومت نویز معادل^{۴۲}، عدد نویز کمینه^{۴۳}، بهره در دسترس^{۴۴} و دامنه و فاز ضریب انعکاس بهینه^{۴۵} می باشند. پارامترهای نرمالیزه نویز در جهت محاسبه پارامترهای شایستگی نویز فرکانس بالا می بایست محاسبه شوند [۱۱، ۲۹-۳۱]. بر اساس مدل پاسل پارامترهای نرمالیزه نویز P ، R ، C و R می باشند. در واقع R نویز در پایانه گیت، P نویز در پایانه درین و C ضریب همبستگی نرمالیزه بین منابع نویز جریان درین و گیت است. پارامترهای نرمالیزه نویز از روابط ۹ تا ۱۱ محاسبه می شوند [۱۱، ۲۹-۳۱]:

$$P = \frac{S_{Id}}{4K_B T |Y_{21}|} \quad (9)$$

$$R = \frac{S_{Ig} |Y_{21}|}{4K_B T |Y_{11}|^2} \quad (10)$$


$$C = \frac{\text{Im}[S_{Id}]}{\sqrt{S_{Ig} S_{Id}}} \quad (11)$$

که در آن K_B ثابت بولتزمن و T دما برحسب کلوین است. Y_{11} و Y_{21} پارامترهای ادمیتانس اتصال کوتاه ترانزیستورهای مدل سازی شده، می باشند. پارامترهای شایستگی نویز فرکانس بالای ترانزیستورهای اثر میدان با استفاده از روابط ۱۲ تا ۱۵ محاسبه می شود [۱۱، ۲۹-۳۱]:



شکل ۱۴- فرکانس قطع بهره واحد ترانزیستورهای مدل سازی شده برحسب V_{GS}

شکل (۱۵) بیشینه فرکانس نوسان افزاره های $JL-Si/Si_1-xGe_x$ را به ازای تغییرات V_{GS} و در V_{DS} برابر یک ولت را نشان می دهد. زمانی که بهره توان یک طرفه U ، مساوی با یک شود، $U(f_{max})=1$ ، بیشینه فرکانس نوسان به دست می آید. نتایج مدل سازی ها برای افزاره $JL-Si/Si_1-xGe_x$ بیشینه فرکانس نوسان $2,066$ تراهرتز را نشان می دهد، در حالی که برای افزاره $JL-Si$ بیشینه فرکانس نوسان برابر با $1,556$ تراهرتز است.



شکل ۱۵- عدد نویز کمینه ترانزیستورهای مدل سازی شده برحسب فرکانس

⁴² Noise resistance (R_n)

⁴³ Minimum noise figure (Nf_{min})

⁴⁴ Available associated gain (G_{ass})

⁴⁵ Γ_{opt}

³⁶ Unilateral power gain


³⁷ Drude model

³⁸ Spectrum density of drain current (S_{Id})


³⁹ Spectrum density of gate current (S_{Ig})

⁴⁰ Cross-correlation

⁴¹ Pucel's model



شکل ۱۶- عدد نویز کمینه ترانزیستورهای مدل سازی شده بر حسب V_{GS} در فرکانس ۴۰ گیگاهرتز.



شکل ۱۷- عدد نویز کمینه ترانزیستورهای مدل سازی شده بر حسب فرکانس

همان طور که در شکل (۱۷) مشاهده می شود، عدد نویز کمینه ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ به طور چشمگیری کاهش یافته است. از نظر فیزیکی، حذف پراکندگی بین دره‌های مابین دره‌های Δ_2 و Δ_4 در ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ ، سبب کاهش نوسانات جریان شده و به دنبال آن عدد نویز مینیمم کاهش پیدا کرده است. یکی از پارامترهای مهم نویز فرکانس بالا مقاومت نویز است که حساسیت عدد نویز کمینه را نسبت به تغییرات ادمیتانس یا امپدانس منبع اندازه گیری می کند [۸]. شکل (۱۸)، مقاومت نویز ترانزیستورهای $JL-Si/Si_{1-x}Ge_x$ و $JL-Si$ را مقایسه می کند. همان گونه که مشاهده می شود مقاومت نویز ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور

$$Nf_{\min} = 1 + 2f/f_t \sqrt{PR(1-C^2)} \quad (12)$$

$$G_{\text{ass}} = \frac{f_t \sqrt{1-C^2} (C_{gs} + C_{gd})}{f C C_{gd}} \quad (13)$$

$$R_n = \frac{P}{g_m} \quad (14)$$

$$\Gamma_{\text{opt}} = \frac{1 - Y_{\text{opt}}}{1 + Y_{\text{opt}}} \quad (15)$$

که در آن Y_{opt} ادمیتانس نرمالیزه بهینه منبع نویز^{۴۶} است. عرض گیت برای ترانزیستورهای مدل سازی شده ۱۰۰ میکرومتر در نظر گرفته شده است [۱۱]. V_{GS} متناظر با حداقل مقدار عدد نویز کمینه در طراحی تقویت کننده‌های کم نویز، اهمیت ویژه‌ای دارد [۱۱]. شکل (۱۶) عدد نویز کمینه ترانزیستورهای مدل سازی شده را بر حسب V_{GS} و در فرکانس ۴۰ گیگاهرتز نمایش می دهد.


در ناحیه بالای آستانه، مطابق شکل (۱۶)، عدد نویز کمینه ترانزیستور $JL-Si/Si_{1-x}Ge_x$ کوچک تر از ترانزیستور $JL-Si$ است. ولتاژ آستانه مقدار V_{GS} برای $I_D = 10^{-7} \text{ A}/\mu\text{m}$ در نظر گرفته شده است [۱۳]. استفاده از سیلیکون تحت کرنش در ترانزیستور $JL-Si/Si_{1-x}Ge_x$ منجر به حذف پراکندگی بین دره‌های مابین دره‌های Δ_2 و Δ_4 شده است. در واقع حذف پراکندگی بین دره‌های مابین دره‌های Δ_2 و Δ_4 سبب افزایش هدایت انتقالی و به دنبال آن افزایش فرکانس قطع شده است. در نتیجه مطابق با رابطه ۱۲، عدد نویز کمینه ترانزیستور $JL-Si/Si_{1-x}Ge_x$ در مقایسه با ترانزیستور $JL-Si$ به طور چشمگیری کاهش یافته است. در ناحیه بالای آستانه برای ترانزیستورهای $JL-Si/Si_{1-x}Ge_x$ و $JL-Si$ ، عدد نویز کمینه به ترتیب در V_{GS} برابر ۰٫۹ و ۰٫۸ ولت، حداقل شده است.

سپس در بایاس گیت متناظر با حداقل مقدار عدد نویز کمینه برای ترانزیستورهای $JL-Si/Si_{1-x}Ge_x$ و $JL-Si$ آنالیز فرکانسی انجام شده است. شکل‌های (۱۵) تا (۱۹) پارامترهای شایستگی نویز فرکانس بالا را بر حسب فرکانس نشان می دهند.

⁴⁶ The normalized optimum noise source admittance


شکل های (۲۰) و (۲۱) اندازه و فاز ضریب انعکاس بهینه را برای ترانزیستورهای JL-Si/Si_{1-x}Ge_x و JL-Si مقایسه می کنند. برای محاسبه ضریب انعکاس بهینه، لازم است Y_{opt} استخراج شود. همان گونه که در شکل (۲۰) مشاهده می شود اندازه ضریب انعکاس بهینه ترانزیستور JL-Si/Si_{1-x}Ge_x کمتر از ترانزیستور JL-Si است. بر اساس معادلات بیان شده در مراجع ۳۲ تا ۳۴، فرکانس قطع بزرگتر باعث کاهش Y_{opt} می شود و به دنبال آن اندازه ضریب انعکاس بهینه کاهش می یابد. بنابراین می توان گفت فرکانس قطع بزرگتر ترانزیستور JL-Si/Si_{1-x}Ge_x در مقایسه با ترانزیستور JL-Si منجر به کاهش اندازه ضریب انعکاس بهینه شده است. مقاومت نویز و اندازه ضریب انعکاس بهینه کوچکتر ترانزیستور JL-Si/Si_{1-x}Ge_x در مقایسه با ترانزیستور JL-Si منجر به پهنای باند تطبیق عریض تر ترانزیستور JL-Si/Si_{1-x}Ge_x می شود. این موضوع به معنای طراحی راحت تر شبکه های تطبیق در خروجی و ورودی یک تقویت کننده کم نویز^{۴۷} با استفاده از ترانزیستور JL-Si/Si_{1-x}Ge_x است.

مقایسه پارامترهای شایستگی آنالوگو فرکانس رادیویی ترانزیستور پیشنهادی در مقایسه با مقالات گزارش شده در این زمینه در جدول ۲ نشان داده شده است [۱۲ و ۱۳ و ۳۵].




شکل ۲۰- اندازه ضریب انعکاس بهینه ترانزیستورهای مدل سازی شده برحسب فرکانس

JL-Si کمتر است. در رابطه ۸ ملاحظه می شود که بهبود چشمگیر هدایت انتقالی ترانزیستور JL-Si/Si_{1-x}Ge_x در مقایسه با ترانزیستور JL-Si منجر به کاهش مقاومت نویز ترانزیستور JL-Si/Si_{1-x}Ge_x شده است.



شکل ۱۸- مقاومت نویز ترانزیستورهای مدل سازی شده برحسب فرکانس

شکل (۱۹) بهره در دسترس را برای ترانزیستورهای مدل سازی شده نمایش می دهد. نسبت C_{gs}/C_{gd} در جهت محاسبه بهره در دسترس استخراج شده است. نتایج مدل سازی نشان می دهد، نسبت C_{gs}/C_{gd} ترانزیستور JL-Si/Si_{1-x}Ge_x اندکی بیشتر از ترانزیستور JL-Si است. بنابراین بهبود بهره در دسترس ترانزیستور JL-Si/Si_{1-x}Ge_x در مقایسه با ترانزیستور JL-Si، علاوه بر بهبود فرکانس قطع ترانزیستور JL-Si/Si_{1-x}Ge_x، می توان به بهبود نسبت C_{gs}/C_{gd} آن نسبت داد.




شکل ۱۹- گین در دسترس ترانزیستورهای مدل سازی شده برحسب فرکانس

Si₃N₄ بر روی نیمه هادی Si با کیفیت قابل قبول ایجاد کرد [۳۷]. برای ایجاد اتصالات سورس و درین کناری روش Double trench پیشنهاد می شود [۳۸].

۵- نتیجه گیری

در ترانزیستورهای بدون پیوند چگالی بالای ناخالصی در کانال موجب کاهش سرعت این ترانزیستورها می شود. در نتیجه هدایت انتقالی ترانزیستور بدون پیوند کاهش می یابد و متعاقباً کاهش هدایت انتقالی عملکرد ترانزیستور بدون پیوند را برای کاربردهای آنالوگ، فرکانس رادیویی و کاهش نویز فرکانس بالا مختل می کند. در این مقاله جهت بهبود پارامتر هدایت انتقالی، عملکرد آنالوگ، فرکانس رادیویی و کاهش نویز فرکانس بالای ترانزیستور بدون پیوند دو گیتی مرسوم، ساختار جدیدی پیشنهاد شد که در آن از ماده نیمه هادی Si_{1-x}Ge_x در کانال ترانزیستور به صورت ساختارهای همگون (یعنی X=0 یا X=1) و ناهمگون (یعنی Si_{1-x}Ge_x) استفاده شده است. حذف پراکندگی بین دره ای مابین دره های Δ₂ و Δ₄ منجر به افزایش سرعت حرکت الکترون در کانال ترانزیستور JL-Si/Si_{1-x}Ge_x می شود و در نتیجه هدایت انتقالی افزایش می یابد. مدل سازی های ترانزیستور نشان می دهد در فرکانس ۴۰ گیگاهرتز، مقاومت نویز ترانزیستورهای JL-Si/Si_{1-x}Ge_x و JL-Si به ترتیب ۳۶،۵ اهم و ۴۶ اهم است. در نتیجه، در وضعیت حداقل عدد نویز کمینه، پهنای باند تطبیق افزاره JL-Si/Si_{1-x}Ge_x عریض تر از ترانزیستور JL-Si است. ترانزیستور JL-Si/Si_{1-x}Ge_x پیشنهادی گزینه مناسبی برای استفاده در تقویت کننده های فرکانس بالا و کم نویز است.



شکل ۲۱- فاز ضریب انعکاس بهینه ترانزیستورهای مدل سازی شده بر حسب فرکانس

جدول ۲- مقایسه پارامترهای شایستگی آنالوگ و فرکانس رادیویی ترانزیستور پیشنهادی با مقالات گزارش شده

فرکانس قطع بهره واحد (GHz)	بهره ذاتی (dB)	هدایت انتقالی (mS)	مراجع
۴۲۳	۲۵،۲	۱،۴	۳۵
۱۰۰	۲۰	۰،۲	۱۲
۱۷۵	۲۰،۵	۱،۴	۱۳
۷۴۸	۲۶	۲،۴۶	این مطالعه

۴- چالش ساخت افزاره پیشنهادی

برای رشد لایه های Si_{1-x}Ge_x/Si روش رونشت پرتو مولکولی^{۴۸} پیشنهاد می شود [۳۶]. یکی دیگر از چالش های ساخت رشد عایق گیت Si₃N₄ بر روی نیمه هادی Si می باشد. با روش لایه نشانی اتمی^{۴۹} می توان عایق گیت

مراجع

[1] R. Muralidhar, I. Lauer, J. Cai, D. J. Frank and P. Oldiges, "Toward Ultimate Scaling of MOSFET", IEEE Transactions on Electron Devices, Vol. 63, NO. 1, 2016, pp. 524-526.

[2] J. P. Colinge, C. W. Lee, I. Ferain, N. D. Akhavan, R. Yan, P. Razavi, R. Yu, A. N. Nazarovand, and R. T. Doria, "Reduced electric field in junctionless transistors", Applied Physics Letters, Vol. 96, NO. 7, 2010, pp. 073510.

[۳] علی اصغر اروچی و سارا حیدری، "طراحی و شبیه سازی یک ترانزیستور SOI-MOSFET چند لایه ای برای بهبود اثرات خود گرمائی"، نشریه مدل سازی در مهندسی، دوره ۸، شماره ۲۳، زمستان ۱۳۸۹، صفحه ۱۹-۲۴.

[۴] بهروز عبدی تهنه و علی نادری، "ساختار جدید ترانزیستور اثر میدانی نانو لوله کربنی تونل زنی با دوپینگ خطی در ناحیه درین: شبیه سازی عددی کوانتومی"، نشریه مدل سازی در مهندسی، دوره ۱۶، شماره ۵۲، بهار ۱۳۹۷، صفحه ۱۰۹-۱۱۷.

⁴⁹ Atomic Layer Deposition

⁴⁸ Molecular Beam Epitaxy

[5] A. Kumar, M. M. Tripathi, and R. Chaujar, "Comprehensive analysis of sub-20 nm black phosphorus based junctionless-recessed channel MOSFET for analog/RF applications", *Superlattices and Microstructures*, Vol. 116, April 2018, pp. 171-180.

[۶] علی نادری و مریم قدرتی، "بهبود عملکرد ترانزیستور اثر میدانی نانولوله کربنی تونل‌زنی در حضور ناهمپوشان"، نشریه مدل‌سازی در مهندسی، دوره ۱۷، شماره ۵۹، زمستان ۱۳۹۸، صفحه ۲۱۵-۲۲۴.

[7] M. A. Raushan, N. Alam, M. J. Siddiqui, "Performance enhancement of junctionless tunnel field effect transistor using dual-k spacers", *Journal of Nanoelectronics and Optoelectronics*, Vol. 13, NO. 6, June 2018, pp. 912-920.

[8] A. Baidya, S. Baishyab, T. R. Lenka, "Impact of thin high-k dielectrics and gate metals on RF characteristics of 3D double gate junctionless transistor", *Materials Science in Semiconductor Processing*, Vol. 71, 2017, pp. 413-420.

[9] G. A. Kumar, A. Raman, and N. Kumar, "Design and investigation of a novel charge plasma-based core-shell ring-TFET: analog and linearity analysis", *IEEE Transactions on Electron Devices*, Vol. 66, NO. 8, 2019, pp. 3506-3512.

[10] Y. Kim, J. Lee, Y. Cho, W. J. Lee, and S. Cho, "High-Speed Low-Power Junctionless Field-Effect Transistor with Ultra-Thin Poly-Si Channel for Sub-10-nm Technology Node", *Journal of Semiconductor Technology and Science*, Vol. 16, NO. 2, April 2016, pp. 159-165.

[11] N. D. Akhavan, I. Ferain, P. Razavi, R. Yu, and J.P. Colinge, "Improvement of carrier ballisticity in junctionless nanowire transistors", *Applied Physics Letters*, Vol. 98, NO. 10, 2011, pp. 103510.

[12] Y. Chen, R. Xu, "Analysis of the RF and noise performance of junctionless MOSFETs using Monte Carlo simulation", *International Journal of Numerical Modeling: Electronic Networks, Devices and Fields*, Vol. 27, NO. 5, September 2014, pp. 822-833.

[13] R. K. Baruah, R. P. Paily, "A dual-material gate junctionless transistor with high-k spacer for enhanced analog performance", *IEEE Transactions on electron devices*, Vol. 61, NO. 1, January 2014, pp. 123-12.

[14] D. Roy, A. Biswas, "Sidewall spacer layer engineering for improvement of analog/RF performance of nanoscale double-gate junctionless transistors", *Microsystem Technologies*, Vol. 23, NO. 7, 2017, pp. 2847-2857.

[15] D. Ghosh, A. Kranti, "Impact of channel doping and spacer architecture on analog/RF performance of low power junctionless MOSFETs", *Semiconductor Science and Technology*, Vol. 30, NO. 1, January 2015, pp. 015002.

[16] M. K. Anvarifard, Z. Ramezani, I. S. Amiri, A. Mahdavi Nejad, "A Nanoscale Modified band energy junctionless transistor with considerable progress on the electrical and frequency issue", *Materials Science in Semiconductor Processing*, Vol. 107, 2020, pp. 104849.

[17] T. w. Tang, S. Ramaswamy, and J. Nam, "An improved hydrodynamic transport model for silicon", *IEEE Transactions on Electron Devices*, Vol. 40, NO. 8, August 1993, pp. 1469-1477.

[18] D. Bohm, "Reply to a criticism of a causal re-interpretation of the quantum theory", *Physical Review*, Vol. 87, NO. 2, 1952, pp. 389.

[19] H. S. Bennett, and C. L. Wilson, "Statistical comparisons of data on band gap narrowing in heavily doped silicon: Electrical and optical measurements", *Applied Physics*, Vol. 55, NO. 10, 1984, pp. 3582-3587.

[20] C. Lombardi, S. Manzini, A. Saporito, and M. Vanzi, "A physically based mobility model for numerical simulation of nonplanar devices", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 7, NO. 11, 1988, pp. 1164-1171.

[21] S. Takagi, T. Irisawa, T. Tezuka, T. Numata, S. Nakaharai, N. Hirashita, Y. Moriyama, K. Usuda, E. Toyoda, S. Dissanayake, M. Shichijo, R. Nakane, S. Sugahara, M. Takenaka, and N. Sugiyama, "Carrier-transport-enhanced channel CMOS for improved power consumption and performance", *IEEE Transactions on Electron Devices*, Vol. 55, NO. 1, 2007, pp. 21-39.

[22] B. Ghosh, P. Mondal, M. W. Akram, P. Bal and A. K. Salimath, "Hetero-gate-dielectric double gate junctionless transistor (HGJLT) with reduced band-to-band tunneling effects in subthreshold regime", *Journal of Semiconductors*, Vol. 35, NO. 6, 2014, pp. 064001.

[23] T. Mizuno, Y. Moriyama, T. Tezuka, N. Sugiyama, and S. I. Takagi, "Single Source Heterojunction Metal-Oxide-Semiconductor Transistors for Quasi-Ballistic Devices: Optimization of Source Heterostructures and

- Electron Velocity Characteristics at Low Temperature", Japanese Journal of Applied Physics, Vol. 50, 2011, pp. 010107.
- [24] M. E. Levinshtein, S. L. Rumyantsev, M. S. Shur, Properties of Advanced Semiconductor Materials, GaN, AlN, InN, BN, SiC, SiGe, 1st ed., John Wiley & Sons, Canada, 2001.
- [25] S. Takagi, J. L. Hoyt, J. J. Welser, and J. F. Gibbons, "Comparative study of phonon-limited mobility of two-dimensional electrons in strained and unstrained Si metal-oxide-semiconductor field-effect transistors", Journal of Applied Physics, Vol. 80, NO. 3, August 1996, pp. 1567-1577.
- [26] J. Welser, J. L. Hoyt, S. Takagi, "Strain dependence of the performance enhancement in strained-Si n-MOSFETs", Proceedings of 1994 IEEE International Electron Devices Meeting, IEEE, San Francisco, CA, USA, 1994.
- [27] H. Pardeshi, "Analog/RF performance of AlInN/GaN underlap DG MOS-HEMT", Superlattices and Microstructures, Vol. 88, 2015, pp. 508-517.
- [28] B. Razavi, Design of analog CMOS integrated circuits, 2nd ed., McGraw Hill Education, USA, 2017.
- [29] M. Lundstrom, "Elementary scattering theory of the Si MOSFET", IEEE Electron Device Letters, Vol. 18, NO. 7, 1997, pp. 361-363.
- [30] Atlas User's Manual, Device Simulation Software, SILVACO International, Santa Clara, USA, 2012.
- [31] R. A. Pucel, H. A. Haus, S. Hermann, "Signal and noise properties of gallium arsenide microwave field-effect transistors", Advances in Electronics and Electron Physics, Vol. 38, 1975, pp. 195-265.
- [32] R. Rengel, J. Mateos, D. Pardo, T. González and M. J. Martín, "Monte Carlo analysis of dynamic and noise performance of submicron MOSFETs at RF and microwave frequencies", Semiconductor Science and Technology, Vol. 16, NO. 11, October 2001, pp. 939-946.
- [33] G. Dambrine, J. P. Raskin, F. Danneville, D. V. Janvier, J. P. Colinge and A. Cappy, "High-frequency four noise parameters of silicon-on insulator-based technology MOSFET for the design of low-noise RF integrated circuits", IEEE Transactions on Electron Devices, Vol. 46, NO. 8, August 1999, pp. 1733-1741.
- [34] S. Cho, K. R. Kim, B.G. Park, and I. M. Kang, "RF performance and small-signal parameter extraction of junctionless silicon nanowire MOSFETs", IEEE Transactions on Electron Devices, Vol. 58, NO. 5, May 2011, pp. 1388-1396.
- [35] M. W. Pospieszalski, "Modeling of noise parameters of MESFETs and MODFETs and their frequency and temperature dependence", IEEE Transactions on Microwave Theory and Techniques, Vol. 37, NO. 9, September 1989, pp. 1340-1350.
- [36] A. Garg, B. Singh, and Y. Singh, "A new trench double gate junctionless FET: A device for switching and analog/RF applications" AEU-International Journal of Electronics and Communications, Vol. 118, May 2020, pp. 153140.
- [37] M. Glücka, T. Hackbartha, M. Birkb, A. Haasb, E. Kohnb, U. Königa, "Design and fabrication of Si/SiGe n-type MODFETs", Physica E: Low-dimensional Systems and Nanostructures, Vol. 2, NO. 1-4, July 1998, pp. 763-767.
- [38] J. W. Klaus, A. W. Ott, A. C. Dillon, S. M. George, "Atomic layer controlled growth of Si₃N₄ films using sequential surface reactions", Surface Science, Vol. 418, NO. 1, November 1998, pp. L14-L19.
- [39] Lee, Sang-Oh, "Method for fabricating side contact in semiconductor device using double trench process", Patent, Vol. 118, NO. 8, Oct 2013.