



Semnan University

# Journal of Modeling in Engineering

Journal homepage: <https://modelling.semnan.ac.ir/>



## Research Article

# New Cascaded Multi-Level Inverter with Reduced Switching Devices to Connect Renewable Energy Sources to the Grid

Hossein Shayeghi<sup>1,\*</sup>, Ali Seifi<sup>2</sup>, Majid Hossienpour<sup>3</sup>

1. Professor of Energy Management Research Centre, University of Mohaghegh Ardabili, Ardabil, Iran
2. Ph.D Student of Department of Electrical Engineering, Tabriz University, Tabriz, Iran
3. Associate Professor of Department of Electrical Engineering, University of Mohaghegh Ardabili, Ardabil, Iran

\*Corresponding Author: [hshayeghi@gmail.com](mailto:hshayeghi@gmail.com)

## PAPER INFO

### Paper history:

Received: 13 August 2022

Revised: 12 November 2022

Accepted: 20 May 2023

### Keywords:

Multi-level inverter,  
Reduced semiconductor devices,  
Symmetric sources,  
Asymmetric sources,  
Selective harmonic elimination,  
Pulse width modulation,  
Voltage stress on switches.

## ABSTRACT

Multi-level inverters (MLIs) have now become an essential component for medium and high power applications with medium voltage levels. Low switches multi-level inverters are very popular due to their high efficiency, low cost, and easy control for output with higher levels. In this paper, a new multi-level inverter structure based on a switched DC voltage source is proposed by reducing the number of switches for single-phase applications. The proposed structure can be used in grid-connected applications, such as grid connections for renewable energy sources. The proposed structure is developed with a higher number of levels at the output using a smaller number of devices. The proposed topology can also be used in symmetric and asymmetric configurations. Two switching methods including pulse width modulation (PWM) switching and ladder switching based on selective harmonic elimination (SHE) have been used to generate the output voltage. Comparative studies with multilevel inverters were presented recently to show the advantage of the proposed structure in terms of reducing the number of devices. Simulation and experimental results are presented to confirm the performance of the proposed topology. In addition, the performance of the proposed multilevel structure for energy transfer from renewable sources to the low-power grid has also been investigated.

© 2023 Published by Semnan University Press.

DOI: <https://doi.org/10.22075/jme.2023.28096.2317>

## How to cite this article:

Shayeghi, H., Seifi, A., & Hosseinpour, M. (2023). A Novel Multi-Level Cascade Inverter with Reduced Switching Devices to Connect Renewable Energy Sources to the Grid. *Journal of Modeling in Engineering*, 21(74), 95-111. doi: 10.22075/jme.2023.28096.2317

## اینورتر چندسطحی آبخاری جدید با کاهش ادوات کلیدزنی جهت اتصال منابع انرژی تجدیدپذیر به شبکه

حسین شایقی<sup>۱\*</sup>، علی سیفی<sup>۲</sup> و مجید حسین پور<sup>۳</sup>

اطلاعات مقاله	چکیده
<p>نوع مقاله:</p> <p>دریافت مقاله: ۱۴۰۱/۰۵/۲۲</p> <p>بازنگری مقاله: ۱۴۰۱/۰۸/۲۱</p> <p>پذیرش مقاله: ۱۴۰۲/۰۲/۳۰</p>	<p>اینورترهای چند سطحی (MLI) در حال حاضر به یک عنصر مهم برای کاربردهای توان متوسط و بالا با سطح ولتاژ متوسط تبدیل شده‌اند. اینورترهای چند سطحی دارای سوئیچ کم به دلیل کارایی بالا، هزینه کم و کنترل آسان برای خروجی با تعداد سطوح بالاتر محبوبیت زیادی دارند. در این مقاله یک ساختار اینورتر چندسطحی جدید مبتنی بر منبع ولتاژ DC سوئیچ شده با کاهش تعداد سوئیچ برای کاربردهای تک‌فاز پیشنهاد شده است. ساختار پیشنهادی می‌تواند در کاربردهای متصل به شبکه از جمله به عنوان واسط منابع انرژی تجدیدپذیر به شبکه مورد استفاده قرار گیرد. ساختار ارائه شده با تعداد سطوح بالاتر در خروجی با استفاده از تعداد ادوات کمتر توسعه یافته است. توپولوژی پیشنهادی همچنین می‌تواند در پیکربندی متقارن و نامتقارن مورد استفاده قرار گیرد. دو روش کلیدزنی شامل کلیدزنی مدولاسیون پهنای پالس (PWM) و کلیدزنی نردبانی مبتنی بر حذف انتخابی هارمونیک‌ها (SHE) برای تولید ولتاژ خروجی استفاده شده است. مطالعات مقایسه‌ای با اینورترهای چندسطحی ارائه شده اخیر مزیت ساختار پیشنهادی را از نظر کاهش تعداد ادوات نشان می‌دهد. نتایج شبیه‌سازی و تجربی برای تایید عملکرد توپولوژی پیشنهادی ارائه شده است. در ضمن عملکرد ساختار چندسطحی پیشنهادی برای انتقال انرژی منابع تجدیدپذیر به شبکه فشار ضعیف نیز مورد بررسی قرار گرفته است.</p>
<p><b>واژگان کلیدی:</b></p> <p>اینورتر چندسطحی، ادوات نیمه هادی کاهش یافته، منابع متقارن، منابع نامتقارن، حذف هارمونیک انتخابی، مدولاسیون پهنای پالس، تنش ولتاژ روی سوئیچ‌ها.</p>	

### ۱-مقدمه

تقسیم‌بندی می‌شوند که شامل اینورتر چندسطحی دیود مهار شده (DC-MLI) یا نقطه خنثی مهار شده (NPC-MLI)، اینورتر چندسطحی خازن شناور (FC-MLI) و اینورتر چندسطحی پل H آبخاری (CHB-MLI) می‌شوند [۳،۲]. از جنبه تعداد اجزای مداری، ساختار DC-MLI در صورت افزایش تعداد سطوح، به دیودهای متعددی نیاز دارد که باعث می‌شود کنترل مدار پیچیده باشد [۲]. در ساختار FC-MLI مسئله تعادل ولتاژ خازن‌ها را می‌توان با استفاده از حالت‌های سوئیچینگ اضافی حل کرد. اما تعداد اجزای غیرفعال در مدار بیشتر شده و این امر تهدیدی برای قابلیت

اینورترهای چندسطحی (MLI) به دلیل مزایای متعدد مانند تنش  $dv/dt$  کم، ماژولار بودن و بهبود کیفیت توان به طور گسترده در کاربردهای مختلف مورد استفاده قرار می‌گیرند. این مبدل‌ها در کاربردهایی مانند ادوات FACTS، وسایل نقلیه الکتریکی، درایوهای سرعت متغیر، شبکه‌های هوشمند و غیره استفاده می‌شوند. در این کاربردهای ولتاژهای بالا غالباً تجهیزات با سطح ولتاژ پایین و متوسط مورد استفاده قرار می‌گیرند [۱]. اینورترهای چندسطحی سنتی به سه دسته اولیه

\* پست الکترونیک نویسنده مسئول: hshayeghi@gmail.com

۱. استاد، مرکز تحقیقات مدیریت انرژی، دانشگاه محقق اردبیلی، اردبیل، ایران

۲. دانشجوی دکتری، دانشکده برق و کامپیوتر، دانشگاه تبریز، تبریز، ایران


۳. دانشیار، دانشکده فنی و مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران

هشت سوئیچ یک جهته نیاز دارد که این امر نشان می‌دهد که تعداد سوئیچ‌های این ساختار نیز چندان کم نیست. در مرجع [۲۰] یک ساختار اینورتر چندسطحی با پیکربندی سوئیچ‌های ضربدری مبتنی بر ساختار T-Type معرفی شده است که از اینورتر نوع T که در طرفین ساختار تعبیه شده برای تولید سطوح استفاده می‌کند. این اینورتر قابلیت عملکرد به صورت متقارن و نامتقارن را دارا است ولی تعداد سوئیچ‌های این ساختار نیز زیاد است. در مرجع [۲۱] یک توپولوژی اینورتر چندسطحی آبشاری جدیدی به صورت بهینه طراحی شده است که به صورت متقارن و یا نامتقارن می‌توان استفاده کرد ولی ولتاژ مسدودکنندگی نسبتاً بالایی دارد. در مرجع [۲۲] اینورتر چندسطحی آبشاری مبتنی بر پل H معرفی شده است که از یک ماژول پایه برای تعمیم سطوح استفاده می‌کند. این اینورتر چندسطحی از تعداد بالای سوئیچ و درایور برای سطوح پایین استفاده می‌کند. در مرجع [۲۳] یک اینورتر چندسطحی نامتقارن معرفی شده است که از یک ماژول E برای تولید سطوح استفاده می‌کند. این ساختار برای تعمیم به سطوح بالاتر از ماژول E به صورت آبشاری استفاده می‌کند که تعداد سوئیچ آن بالاست. در مرجع [۲۴] نیز یک اینورتر چندسطحی نامتقارن مبتنی بر ماژول T مربعی (ST-type) برای تولید سطوح استفاده می‌کند که با وجود تعداد درایور کم به خاطر سوئیچ‌های دوطرفه، تعداد سوئیچ‌های زیادی دارد.

در این مقاله یک پیکربندی جدید برای اینورتر چندسطحی با توپولوژی متقارن و نامتقارن پیشنهاد شده است. تعداد کمتر ادوات الکترونیک قدرت و نیز سوئیچ‌های موجود در مسیر جریان تولید سطوح مختلف ولتاژ هدف اصلی طراحی ساختار پیشنهادی بوده است. این اهداف ساختار پیشنهادی را برای کاربردهای مختلف مناسب می‌سازد. واحد پایه پیشنهادی از تعداد سوئیچ کمتری برخوردار است که با تعمیم واحد پایه به صورت آبشاری، ساختار تعمیم یافته پیشنهادی ارائه می‌شود. با کاهش تعداد سوئیچ، تعداد ادوات وابسته مداری شامل تعداد درایور، مدارات اسنابر، گرماگیر و غیره نیز کاهش می‌یابد. این امر سبب کاهش حجم ساختار پیشنهادی و هزینه آن می‌شود. تنش ولتاژ سوئیچ‌ها در ساختار تعمیم یافته پیشنهادی بالا نیست. حداکثر تعداد سوئیچ‌های موجود در مسیر جریان هر سطح ولتاژ برای ساختار پیشنهادی پایین است که این امر سبب کاهش تلفات هدایتی و افزایش راندمان می‌شود.

اطمینان مدار خواهد بود [۳]. ساختار CHB-MLI در مقایسه با دو توپولوژی دیگر ماژولار و نسبتاً ساده‌تر است. بعلاوه به مدارهای اضافی برای تعادل ولتاژ نیاز ندارد ولی در مقابل از منابع DC ایزوله استفاده می‌کند [۴-۷]. با وجود سادگی و ماژولار بودن CHB-MLI، با اضافه کردن یک ماژول، چهار سوئیچ افزایش می‌یابد. نیاز به ادوات مداری بیشتر در توپولوژی‌های اولیه اینورترهای چندسطحی، انگیزه‌ای برای تحقیق در مورد توپولوژی‌های اینورتر چندسطحی با کاهش تعداد ادوات است [۸-۱۰]. در مرجع [۱۱] ابتدا یک ساختار اینورتر چندسطحی پایه معرفی شده و سپس ساختار قابل تعمیم آن ارائه شده است که به تعداد سوئیچ و درایور زیادی نیاز دارد. در مرجع [۱۲] از یک پل H شش سوئیچه برای ترکیب افزایشی منابع DC استفاده شده است که برای تعمیم سطوح، کلیدهای دوجته به طرفین ساختار اضافه می‌شوند. این ساختار نیز به تعداد سوئیچ زیادی نیاز دارد. مرجع [۱۳] نیز یک ساختار تعمیم یافته دوجته حاوی دیود را برای اینورتر چندسطحی معرفی کرده است. این ساختار مشکل سنسور جریان را حل کرده است ولی تعداد سوئیچ و ولتاژ مسدودکنندگی بالایی دارد. در مرجع [۱۴] یک توپولوژی اینورتر چندسطحی معرفی شده است که به صورت متقارن یا نامتقارن کار می‌کند. این توپولوژی به دو صورت قابل تعمیم است ولی تعداد ادوات بالایی دارد. در مرجع [۱۵] یک ساختار سوئیچ-نردبانی برای مبدل چندسطحی جدید معرفی شده است. این ساختار به صورت متقارن و نامتقارن با استفاده از سوئیچ‌های یک جهته و دو جهته پیاده‌سازی می‌شود که تعداد تجهیزات کلیدزنی و ولتاژ مسدود شده بالایی دارد.

در مراجع [۱۶ و ۱۷] نیز همانند مرجع [۱۲] از یک پل H شش سوئیچه برای تعمیم سطوح با کلیدهای دوجته‌ای که به طرفین ساختار اضافه می‌شوند، استفاده می‌شود. در این ساختارها نیز تعداد ادوات الکترونیک قدرت متعددی به کار رفته است. در مرجع [۱۸] یک توپولوژی مبدل چندسطحی آبشاری قابل تعمیم معرفی شده است که قابلیت عملکرد به صورت متقارن و نامتقارن داشته و تعداد سوئیچ‌های آن نیز نسبتاً زیاد است. در مرجع [۱۹] یک ساختار اینورتر چندسطحی نوع K اصلاح شده معرفی شده است که برای تعمیم به سطوح بالاتر از روش آبشاری استفاده می‌کند. این ساختار برای تولید هفت سطح به



شکل ۱- واحد پایه پیشنهادی

پارامتر MBV برای اینورترهای چندسطحی یک چالش مهم است و یکی از پارامترهای مهم در انتخاب سوئیچ‌ها می‌باشد. قیمت سوئیچ‌ها با ولتاژ قابل تحمل آن در حالت خاموش تناسب دارد. بنابراین هر چه مقدار MBV سوئیچ‌های مبدل کم باشد هزینه کلی آن کم خواهد بود. اگر  $E$  برابر  $V_{DC}$  فرض شود، مقدار MBV برای هر کدام از

$$H_1 = H_1' = 5V_{DC} \quad (2)$$

$$H_2 = H_2' = 5V_{DC} \quad (3)$$

$$T_1 = T_1' = V_{DC} \quad (4)$$

$$T_2 = T_2' = 2V_{DC} \quad (5)$$

$$T_3 = T_3' = 2V_{DC} \quad (6)$$

سوئیچ‌های واحد پایه پیشنهادی در روابط زیر ارائه شده است:

شکل (۲) ساختار اینورتر چندسطحی پیشنهادی را نشان می‌دهد. در اینورتر چندسطحی پیشنهادی، واحدهای پایه سوئیچ کاهش یافته به صورت آبشاری متصل می‌شوند. تمام سوئیچ‌ها در ساختار پیشنهادی به صورت مکمل هم کار می‌کنند. این امر بدین مفهوم است که در تمام سطوح ولتاژ، صرفاً نصف سوئیچ‌ها روشن هستند. به عبارتی کم بودن تعداد سوئیچ‌های روشن منجر به کاهش تلفات هدایتی سوئیچ‌ها می‌شود.

### ۲-۱- انتخاب مقادیر منابع ولتاژ

اندازه منابع واحدهای پایه پیشنهادی ( $E_n$ ) می‌تواند با الگوریتم‌های متفاوت انتخاب شود.

در الگوریتم اول، اندازه منابع واحدهای پایه برابر با  $V_{DC}$  فرض می‌شود یعنی  $E_1 = E_2 = \dots = E_n = V_{DC}$ . روابط

### ۲- ساختار پیشنهادی

واحد پایه پیشنهادی در شکل ۱ نشان داده شده است. واحد پایه پیشنهادی ۴ منبع ولتاژ و ۱۰ سوئیچ نیمه‌هادی قدرت به همراه دیود موازی معکوشان دارد. واحد پایه با همین تعداد ادوات قادر است ۱۱ سطح ولتاژ تولید کند. تمامی سوئیچ‌های واحد پایه پیشنهادی به صورت دو به دو مکمل هم هستند. به عبارت دیگر سوئیچ‌های ( $H_1, H_1'$ ), ( $H_2, H_2'$ ), ( $T_1, T_1'$ ), ( $T_2, T_2'$ ) و ( $T_3, T_3'$ ) به صورت مکمل کار می‌کنند. به دلیل مکمل بودن سوئیچ‌ها، سوئیچ‌های در مسیر جریان یا سوئیچ‌های فعال همیشه نصف سوئیچ‌های واحد پایه پیشنهادی است. واحد پایه سوئیچ کاهش یافته پیشنهادی قادر است پنج سطح ولتاژ مثبت تولید نماید.

اگر  $E$  برابر  $V_{DC}$  شود جدول ۱ نحوه کلیدزنی واحد پایه پیشنهادی را برای تولید سطوح ولتاژ نشان می‌دهد. در این جدول، مقدار 1 به مفهوم روشن و مقدار 0 به مفهوم خاموش بودن سوئیچ است. طبیعتاً سوئیچ‌های مکمل، رفتار عکس با سوئیچ‌های اصلی دارند.

بیشینه ولتاژ مسدودکنندگی (MBV) بیانگر بیشینه ولتاژی است در حالت خاموش دو سر سوئیچ قرار می‌گیرد. از مجموع MBV‌های سوئیچ‌های یک مبدل، ولتاژ مسدودکنندگی کل (TBV) مطابق (۱) حاصل می‌شود:

$$TBV = \sum_{Switches} MBV \quad (1)$$

جدول ۱- منطق کلیدزنی واحد پایه سوئیچ کاهش یافته

پیشنهادی					
T <sub>3</sub>	T <sub>2</sub>	T <sub>1</sub>	H <sub>2</sub>	H <sub>1</sub>	V <sub>out</sub>
0	1	0	0	1	5V <sub>DC</sub>
0	1	1	0	1	4V <sub>DC</sub>
1	1	0	0	1	3V <sub>DC</sub>
1	1	1	0	1	2V <sub>DC</sub>
1	0	0	0	1	V <sub>DC</sub>
0	0	0	1	1	0
0	0	0	0	0	0
1	0	0	1	0	-V <sub>DC</sub>
1	1	1	1	0	-2V <sub>DC</sub>
1	1	0	1	0	-3V <sub>DC</sub>
0	1	1	1	0	-4V <sub>DC</sub>
0	1	0	1	0	-5V <sub>DC</sub>

سه‌سای و پنج‌پنجی می‌تواند در ساختار پیشنهادی استفاده شود. منظور از الگوریتم دودوای و سه‌سای این است که اندازه منابع ولتاژ DC سلول‌های دوم به بعد، به ترتیب دو و سه برابر اندازه منابع ولتاژ سلول قبلی باشند. برای مثال الگوریتم پنج‌پنجی در ادامه ارائه شده است. در الگوریتم دوم، اگر اندازه منابع واحد پایه اول برابر با  $V_{DC}$  فرض می‌شود، اندازه منابع واحد پایه دوم برابر با  $5V_{DC}$  لحاظ می‌شود؛ یعنی  $E_1 = V_{DC}$ ،  $E_2 = 5E_1 = 5V_{DC}$  و  $E_n = 5E_{n-1}$ . روابط زیر پارامترهای مختلف اینورتر چندسطحی پیشنهادی را برای الگوریتم دوم ارائه می‌کنند.

$$E_n = 5E_{n-1} \quad (12)$$

$$N_L = 11n + 1 \quad (13)$$

$$N_{IGBT} = N_S = 10n \quad (14)$$

$$N_{GD} = 10n \quad (15)$$

زیر پارامترهای مختلف اینورتر چندسطحی پیشنهادی را برای الگوریتم اول ارائه می‌کنند.

$$E_1 = E_2 = \dots = E_n = V_{DC} \quad (7)$$


$$N_L = 11n + 1 \quad (8)$$

$$N_{IGBT} = N_S = 10n \quad (9)$$

$$N_{GD} = 10n \quad (10)$$

$$TBV = 30n \quad (11)$$

که در روابط بالا به ترتیب  $n$  نشان دهنده تعداد واحد پایه،  $N_L$  نشان دهنده تعداد سطوح قابل تولید توسط توپولوژی،  $N_{IGBT}$ ،  $N_S$  نشان دهنده تعداد سوئیچ و IGBT است که در این ساختار به دلیل عدم استفاده از سوئیچ دوجته، تعداد سوئیچ و تعداد IGBT برابر است،  $N_{GD}$  نشان دهنده تعداد درایور برای راه‌اندازی سوئیچ‌ها و TBV نشان دهنده حداکثر ولتاژ مسدود شده توسط سوئیچ‌های ساختار است. الگوریتم‌های متفاوتی می‌توان برای تعیین مقدار منابع ساختار پیشنهادی ارائه کرد. الگوریتم‌های دودوای،



شکل ۲- ساختار اینورتر چندسطحی پیشنهادی

$$N_{IGBT} = N_S = 10n \quad (17)$$

$$N_D = 10n \quad (18)$$

که در اینجا  $n$  تعداد واحد پایه را نشان می‌دهد.

### ۳- تلفات و راندمان ساختار پیشنهادی

در این بخش، محاسبه و شبیه‌سازی تلفات برای برآورد راندمان سلول پایه ۱۱ سطحی پیشنهادی ارائه شده است. تلفات مبدل‌های الکترونیک قدرت شامل تلفات هدایتی و تلفات کلیدزنی است و تلفات هدایتی به دو بخش تلفات هدایتی سوئیچ و تلفات هدایتی دیود معکوس موازی تقسیم می‌شود.

#### ۳-۱- تلفات هدایتی

سوئیچ‌های الکترونیک قدرت به هنگام روشن بودن و هدایت

علاوه بر دو الگوریتم ارائه شده برای تعیین مقادیر منابع ولتاژ DC، ساختار پیشنهادی می‌تواند با الگوریتم زیر نیز پیاده‌سازی شود. در الگوریتم سوم اندازه منابع ولتاژ DC به صورت زیر تعیین می‌شود:

$$V_1 = V_{DC}, V_2 = 1V_{DC} \quad (16)$$

$$V_n = [2(5V_{n-1} + \dots + 5V_1) + 1]V_{DC}$$

در الگوریتم‌های قبلی، اندازه منابع ولتاژ صرفاً با هم ترکیب افزایشی می‌توانند داشته باشند؛ ولی در الگوریتم سوم علاوه بر ترکیب افزایشی، منابع ولتاژ می‌توانند ترکیب کاهش‌ی (تفاضلی) نیز داشته باشند که این امر منجر به افزایش قابل توجه تعداد سطوح ولتاژ خروجی می‌شود. تعداد IGBT و تعداد درایور در الگوریتم سوم در روابط زیر ارائه شده است.

$$\begin{aligned}
 E_{OFF,j} &= \int_0^{t_{OFF}} [v(t)i(t)]d(t) \\
 &= \int_0^{t_{OFF}} \left[ \left( \frac{V_{S,j}}{t_{OFF}} \right) \left( -\frac{I}{t_{OFF}}(t-t_{OFF}) \right) \right] d(t) \quad (23) \\
 &= \frac{1}{6} V_{S,j} I t_{OFF}
 \end{aligned}$$

که  $E_{ON,j}$  و  $E_{OFF,j}$  به ترتیب انرژی تلفاتی در حین روشن و خاموش شدن سوئیچ  $j$ ام،  $t_{ON}$  و  $t_{OFF}$  به ترتیب لحظه روشن و خاموش شدن سوئیچ است. پارامترهای  $I$  و  $I'$  جریانی است که قبل از خاموش شدن و پس از روشن شدن سوئیچ عبور می‌کند. ولتاژ  $V_{S,j}$  ولتاژ معکوس سوئیچ است که پس از خاموش شدن روی آن می‌افتد. تلفات توان کلیدزنی سوئیچ‌ها در یک سیکل کاری می‌تواند به صورت زیر نوشته شود:

$$P_s = \sum_{j=1}^{N_S} \left[ \sum_{i=0}^{N_{ON,j}} E_{ON,ji} + \sum_{i=0}^{N_{OFF,j}} E_{OFF,ji} \right] f \quad (24)$$

که  $E_{ON,j}$  و  $E_{OFF,j}$  تعداد روشن و خاموش شدن سوئیچ در یک سیکل است و  $f$  فرکانس ولتاژ خروجی است. نهایتاً تلفات کل با رابطه (۲۵) محاسبه می‌شود:

$$P_{Total} = P_c + P_s \quad (25)$$

برای بررسی مربوط به راندمان سلول پایه ۱۱ سطحی پیشنهادی (ساختار پایه)، تلفات توان برای بارهای  $Z_1 = 50 \Omega$ ،  $Z_2 = 50\Omega + 40mH$  و  $Z_3 = 50\Omega + 80mH$  با لحاظ ولتاژ خروجی با پله‌های ۵۰ ولتی شبیه‌سازی شده است. در شکل (۳) تلفات توان هدایتی و کلیدزنی سویی‌ها، دمای و راندمان و تلفات کل ساختار پیشنهادی نشان داده شده است.

#### ۴- مقایسه ساختار چندسطحی پیشنهادی با

##### سایر پیکربندی‌ها

در این بخش برای نشان دادن مزیت‌های ساختار پیشنهادی مقایسه جامعی انجام شده است. این مقایسه‌ها بر اساس تعداد اجزای تشکیل دهنده ساختار پیشنهادی نسبت به توپولوژی‌های ارائه شده اخیر با ادوات کاهش یافته انجام شده است.

جریان دارای تلفات هدایتی هستند. تلفات هدایتی سوئیچ و دیود موازی معکوس آن با روابط زیر محاسبه می‌شوند:

$$P_{c,S} = [V_{S,ON} + R_S i^\alpha(t)] i(t) \quad (19)$$

$$P_{c,D} = [V_{D,ON} + R_D i(t)] i(t) \quad (20)$$

که در این روابط زیرنویس‌های  $S$  نشان دهنده سوئیچ و زیرنویس  $D$  نشان دهنده دیود است. ولتاژهای  $V_S$  و  $V_D$  ولتاژهایی هستند که در بازه هدایت سوئیچ و دیود موازی معکوس در دو سر آنها افت می‌کنند. مقاومت‌های  $R_S$  و  $R_D$  نشان دهنده مقاومت معادل سوئیچ و دیود موازی معکوس است،  $i(t)$  جریان عبوری از سوئیچ در لحظات هدایت و  $\alpha$  ثابت سوئیچ و به مشخصات سوئیچ وابسته است. تلفات هدایتی یک سوئیچ از مجموع تلفات هدایتی ارائه شده در روابط (۱۹) و (۲۰) محاسبه می‌شود. میزان تلفات هدایتی یک اینورتر چندسطحی به تعداد سوئیچ‌های در حال هدایت در سطوح ولتاژ مختلف وابسته است. با توجه به تعداد سوئیچ‌ها ( $N_S$ ) و تعداد دیودهای موازی معکوس ( $N_D$ ) حامل جریان، برای محاسبه میانگین تلفات هدایتی مبدل از رابطه (۲۱) می‌توان استفاده کرد:

$$P_c = \frac{1}{2\pi} \int_0^{2\pi} \left[ N_S(t) P_{c,S}(t) + N_D(t) P_{c,D}(t) \right] d(t) \quad (21)$$

#### ۳-۲- تلفات کلیدزنی


تلفات کلیدزنی بر اساس تلفات انرژی ناشی از عملکرد غیر ایده‌آل سوئیچ‌ها حاصل می‌شود. تلفات انرژی شامل تلفات روشن و خاموش شدن سوئیچ است که با روابط (۲۲) و (۲۳) محاسبه شود:

$$\begin{aligned}
 E_{ON,j} &= \int_0^{t_{ON}} [v(t)i(t)]d(t) \\
 &= \int_0^{t_{ON}} \left[ \left( \frac{V_{S,j}}{t_{ON}} \right) \left( -\frac{I'}{t_{ON}}(t-t_{ON}) \right) \right] d(t) \quad (22) \\
 &= \frac{1}{6} V_{S,j} I' t_{ON}
 \end{aligned}$$


سوئیچ‌ها می‌شود. با افزایش تعداد سوئیچ‌ها و ادوات مداری اینورترهای چندسطحی، هزینه، پیچیدگی و اندازه افزایش می‌یابد. شکل (۴) تعداد سوئیچ ساختار پیشنهادی را با سایر ساختارهای ارائه شده اخیر بر اساس تعداد سطوح ولتاژ خروجی مقایسه می‌کند.

برای این منظور، تعداد کلیدها ( $N_{Switch}$ )، تعداد گیت درایورها ( $N_{GD}$ ) و مجموع ولتاژ مسدودکنندگی سوئیچ‌ها (TBV) نسبت به تعداد سطوح ولتاژ خروجی ( $N_L$ ) مقایسه می‌شود.


افزایش تعداد سطوح ولتاژ خروجی منجر به افزایش تعداد




(الف)



(ب)



(ج)




(د)

شکل ۳- الف- تلفات هدایتی، ب- تلفات کلیدزنی و ج- دمای سوئیچ‌های ساختار پایه پیشنهادی و د- راندمان و تلفات کل ساختار پایه پیشنهادی برای سه نوع بار

مقایسه با ساختارهای مشابه نیاز دارد. هر چه ساختاری مقدار TBV کمتر داشته باشد، پیاده‌سازی آن ساختار با هزینه کمتری مقدور خواهد بود. میزان TBV ساختار پیشنهادی در شکل (۶) با سایر توپولوژی‌ها مقایسه شده است. مطابق این شکل، میزان TBV ساختار پیشنهادی از غالب ساختارهای مقایسه‌ای کمتر حاصل شده است.

ساختار CHB با وجود تعداد سوئیچ‌های زیاد، به دلیل ولتاژ مسدودکنندگی پایین در سوئیچ‌ها در صنعت به وفور استفاده می‌شود. غالباً برای مقایسه ساختار جدید از ساختار CHB جهت مقایسه استفاده می‌شود.




شکل ۶- مقایسه TBV ساختار پیشنهادی

در جدول ۲ مقایسه هزینه و پارامترهای مقایسه‌ای واحد پایه پیشنهادی با ساختار CHB متقارن انجام شده است. مطابق این جدول، هزینه سوئیچ‌های ساختار پیشنهادی کمتر از ساختار CHB حاصل شده است. ذکر این نکته ضروری است که این مقایسه بدون لحاظ کردن هزینه درایور سوئیچ‌ها انجام شده است. با توجه به تعداد بیشتر سوئیچ‌ها در ساختار CHB، ساختار پیشنهادی با در نظر گرفتن هزینه درایورها، صرفه اقتصادی بیشتری را نمایش خواهد داد. در جدول ۳ مقایسه هزینه المان‌های کلیدزنی ساختارهای ارائه شده اخیر مورد بررسی قرار گرفته است. مطابق این جدول نیز ساختار پیشنهادی کمترین هزینه را در شرایط مشابه دارا می‌باشد.


#### ۵- نتایج شبیه‌سازی و آزمایشگاهی

در بخش ۵ نتایج شبیه‌سازی و پیاده‌سازی اینورتر پیشنهادی ارائه شده است. کلیدزنی‌های مختلفی برای مدولاسیون اینورترهای چندسطحی می‌توان استفاده کرد که به دو دسته تقسیم می‌شوند: (۱) کلیدزنی‌های فرانکس

شکل (۴) نشان می‌دهد که ساختار پیشنهادی نسبت به ساختارهای دیگر تعداد سوئیچ کمتری دارد؛ لذا هزینه و پیچیدگی مداری در آن کاهش می‌یابد.



شکل ۴- مقایسه تعداد سوئیچ ساختار پیشنهادی



شکل ۵- مقایسه تعداد درایور ساختار پیشنهادی

تعداد زیاد درایور در مبدل‌های چندسطحی از عوامل اصلی افزایش هزینه این ساختارها می‌باشد. هر سوئیچ برای راه‌اندازی به یک درایور نیاز دارد که وظیفه درایور تقویت پالس سیگنال کلیدزنی تولیدی توسط میکروکنترلر است. سوئیچ‌های دوطرفه اگر به صورت امیتر مشترک باشند، به یک درایور نیاز دارند. شکل (۵) تعداد درایور ساختار پیشنهادی را با سایر توپولوژی‌ها مقایسه می‌کند. ولتاژ مسدودکنندگی کل (TBV) نیز با هزینه مبدل نسبت مستقیم دارد. مطابق شکل (۵) ساختار پیشنهادی با استفاده از الگوریتم‌های ۲ و ۳ به تعداد درایور کمتری در



خروجی  $50\text{ Hz}$  و برای بار خروجی مقاومتی و نیز مقاومتی-سلفی انجام شده است.

به منظور تایید کارکرد اینورتر پیشنهادی، نتایج پیاده‌سازی آزمایشگاهی در کنار نتایج شبیه‌سازی هم ارائه شده است. در نمونه پیاده‌سازی شده از ماسفت‌های IRFP 450 و از راه‌انداز گیت با استفاده از اویتوکوپلر TLP 250 استفاده شده است. از پنج منبع تغذیه DC برای تولید سطوح ولتاژ استفاده شده است. پالس‌های کلیدزنی با میکروکنترلر Arduino Mega 2560 تولید شده است. زمانی که بار خروجی مقاومتی است، مقاومت بار در فرض شده و برای زمانی که بار خروجی مقاومتی-سلفی است، مقاومت بار و سلف فرض شده است. تصویر کلی از مدار پیاده‌سازی شده در شکل (۷) نشان داده شده است.

پایین و (۲) کلیدزنی‌های فرکانس بالا. کلیدزنی‌های فرکانس بالا به PWM چندحامله و مدولاسیون بردار فضایی تقسیم می‌شوند و کلیدزنی‌های فرکانس پایین به کلیدزنی نردبانی، کلیدزنی حذف هارمونیک فعال و کلیدزنی حذف هارمونیک انتخابی تقسیم بندی می‌شود. اینورتر پیشنهادی با هر یک از روش‌های کلیدزنی سازگار است. کلیدزنی انتخاب شده برای اینورتر پیشنهادی در این مقاله، روش کلیدزنی PWM و روش کلیدزنی حذف هارمونیک انتخابی است. برای بررسی کارکرد اینورتر پیشنهادی، ساختار یازده‌سطحی اینورتر پیشنهادی (ساختار پایه) در نرم‌افزار MATLAB/SIMULINK شبیه‌سازی شده و در آزمایشگاه هم یک نمونه اولیه پیاده‌سازی شده است. در ساختار پایه ولتاژ منابع DC ورودی ۱۲ ولت انتخاب شده است ( $E=12\text{V}$ ). شبیه‌سازی و پیاده‌سازی برای فرکانس

جدول ۱. مقایسه هزینه ادوات الکترونیک قدرت بین ساختار ۱۱ سطحی پیشنهادی و CHB متقارن

مرجع	سریال	نرخ ولتاژ	نرخ جریان	قیمت (\$)	۱۱ سطحی پیشنهادی		۱۱ سطحی CHB	
					تعداد	هزینه (\$)	تعداد	هزینه (\$)
www.mo user.com	FGH50N3	۳۰۰ V	۷۵ A	۹/۳۳	۲	۱۸/۶۶	۲۰	۱۸۶/۶
	HGTG40N60A4	۶۰۰ V	۷۵ A	۱۱/۰۹	۴	۴۴/۳۶	۰	۰
	IXGH50N90B2D1	۹۰۰ V	۷۵ A	۱۱/۲۱	۰	۰	۰	۰
	IXGH40N120A2	۱۲۰۰ V	۷۵ A	۱۵/۴۷	۰	۰	۰	۰
	IXGT32N170-TRL	۱۷۰۰ V	۷۵ A	۲۵/۱۷	۴	۱۰۰/۶۸	۰	۰
		(\$هزینه کل)			۱۶۳/۷		۱۸۶/۶	

جدول ۳. مقایسه پارامترهای واحد پایه پیشنهادی با سایر ساختارها

CHB	سطوح	سوئیچ	TBV	دیود	نرخ ولتاژ سوئیچ‌ها					درایور	هزینه (\$)	
					$5V_{dc}$	$4V_{dc}$	$3V_{dc}$	$2V_{dc}$	$V_{dc}$			
CHB	۱۱	۲۰	۲۰	۰	۲۰	۰	۰	۰	۰	۲۰	۱۸۶/۶	
[۱۲]	۱۱	۱۴	۳۰	۰	۶	۰	۲	۴	۰	۰	۱۷۳/۱	
[۱۳]	۱۱	۱۱	۳۴	۲	۲	۰	۳	۰	۲	۰	۱۶۴/۱۵	
[۱۴]	۱۱	۱۴	۳۲	۰	۶	۰	۲	۲	۴	۰	۱۶۲/۴۶	
[۱۶]	۱۱	۱۶	۳۰	۰	۱۰	۰	۲	۲	۰	۲	۱۸۸/۲۴	
[۱۷]	۱۱	۱۴	۳۰	۰	۶	۰	۲	۴	۰	۲	۱۷۳/۱	
[۲۲]	۱۱	۱۴	۰	۰	۶	۰	۴	۴	۰	۰	۲۰۱/۰۲	
پیشنهادی	۱۱	۱۰	۳۰	۰	۲	۰	۴	۴	۰	۴	۱۰	۱۶۳/۷

می‌شوند. شکل (۸) نتایج کلیدزنی PWM برای بار مقاومتی-سلفی را نشان می‌دهد. شکل (۸-الف) شکل موج ولتاژ و جریان خروجی را در حالت شبیه‌سازی نشان می‌دهد. این شکل نشان می‌دهد که شکل موج ولتاژ

#### ۴-۱- کلیدزنی PWM


کلیدزنی PWM یکی از مدولاسیون‌های فرکانس بالا است. در این کلیدزنی سیگنال‌های مثلثی با سیگنال سینوسی مرجع مقایسه شده و پالس‌های گیت تولید

را برای بار مقاومتی نشان می‌دهد. همانطور که این شکل نشان می‌دهد نتایج شبیه‌سازی و پیاده‌سازی تطابق کامل دارند.


نتایج روش کلیدزنی PWM در ابتدا ارایه شده و نتایج کلیدزنی حذف انتخابی هارمونیک‌ها بعد از آن ارایه شده است.

#### ۴-۲- کلیدزنی حذف هارمونیک انتخابی

این روش کلیدزنی یکی از کلیدزنی‌های فرکانس بالا است. در اینورتر یازده‌سطحی تکفاز که ولتاژ خروجی آن مطابق شکل (۱۰) است، با کلیدزنی حذف هارمونیک انتخابی (SHE) می‌توان هارمونیک‌های سوم، پنجم، هفتم و نهم را با معادلات زیر حذف کرد. در این معادلات  $V_D$  نشان دهنده مولفه اصلی ولتاژ و  $N$  نشان دهنده تعداد سطوح ولتاژ است. از معادلات (۲۶)–(۳۱) برای استخراج زوایای کلیدزنی حذف هارمونیک‌های انتخابی و کاهش THD ولتاژ برای اینورتر پیشنهادی استفاده شده است و مقادیر  $\theta_1, \theta_2, \theta_3, \theta_4, \theta_5$  استخراج شده برای اندیس مدولاسیون  $m_a = 0.8$  در جدول ۴ ارائه شده است.




(ب)




(د)

یازده‌سطحی است و گام‌های ولتاژ نیز برابر ۱۲ ولت می‌باشد.




شکل ۷- تصویر کلی از مدار پیاده‌سازی شده اینورتر پیشنهادی

در شکل (۸-ب) شکل موج ولتاژ و جریان آزمایشگاهی ارایه شده است که با نتایج شبیه‌سازی مطابقت دارد. اعوجاج هارمونیک کل برای ولتاژ و جریان در شکل (۸-ج) و (۸-د) به ترتیب نشان داده شده است. شکل (۹) نیز شکل موج ولتاژ و جریان خروجی در حالت شبیه‌سازی و پیاده‌سازی




(الف)




(ج)

شکل ۸- نتایج مربوط به ولتاژ و جریان خروجی اینورتر پیشنهادی با کلیدزنی PWM برای بار مقاومتی-سلفی؛ الف- شبیه‌سازی، ب- آزمایشگاهی، ج- اعوجاج هارمونیک کل ولتاژ خروجی و د- اعوجاج هارمونیک کل جریان خروجی



(ب)



(الف)

شکل ۹- نتایج مربوط به ولتاژ و جریان خروجی اینورتر پیشنهادی با کلیدزنی PWM برای بار مقاومتی الف- شبیه‌سازی و ب- آزمایشگاهی

$$\frac{4 V_{DC}}{\pi} [\cos(\theta_1) + \cos(\theta_2) + \cos(\theta_3) + \cos(\theta_4) + \cos(\theta_5)] = V_D \quad (26)$$

$$\frac{4 V_{DC}}{3\pi} [\cos(3\theta_1) + \cos(3\theta_2) + \cos(3\theta_3) + \cos(3\theta_4) + \cos(3\theta_5)] = 0 \quad (27)$$

$$\frac{4 V_{DC}}{5\pi} [\cos(5\theta_1) + \cos(5\theta_2) + \cos(5\theta_3) + \cos(5\theta_4) + \cos(5\theta_5)] = 0 \quad (28)$$

$$\frac{4 V_{DC}}{7\pi} [\cos(7\theta_1) + \cos(7\theta_2) + \cos(7\theta_3) + \cos(7\theta_4) + \cos(7\theta_5)] = 0 \quad (29)$$


$$\frac{4 V_{DC}}{9\pi} [\cos(9\theta_1) + \cos(9\theta_2) + \cos(9\theta_3) + \cos(9\theta_4) + \cos(9\theta_5)] = 0 \quad (30)$$

$$m_a = \frac{\pi \times V_D}{2 \times (N - 1) \times V_{DC}} \quad (31)$$

جدول ۴- زوایای محاسبه شده برای اندیس مدولاسیون ۰/۸


$m_a$	$\theta_1$	$\theta_2$	$\theta_3$	$\theta_4$	$\theta_5$
0.8	6.74	15.72	31.06	41.86	63.74

شکل (۱۲) نیز شکل موج ولتاژ و جریان خروجی در حالت شبیه‌سازی و پیاده‌سازی با کلیدزنی حذف هارمونیک انتخابی برای بار مقاومتی را نشان می‌دهد. این شکل نشان می‌دهد که اینورتر پیشنهادی به درستی عمل کرده و نتایج شبیه‌سازی و آزمایشگاهی نیز باهم تطابق کاملی دارند.




شکل ۱۰- شکل موج ولتاژ بازده سطحی برای کلیدزنی کلیدزنی حذف هارمونیک انتخابی


در شکل (۱۱) نتایج مربوط به ولتاژ و جریان خروجی اینورتر پیشنهادی و THD ولتاژ و جریان خروجی برای بار مقاومتی-سلفی نشان داده شده است. این شکل نشان می‌دهد که اینورتر پیشنهادی به درستی کار می‌کند و نتایج شبیه‌سازی و پیاده‌سازی مطابقت دارند.




(ب)



(الف)




(د)




(ج)

شکل ۱۱- نتایج مربوط به ولتاژ و جریان خروجی اینورتر پیشنهادی با کلیدزنی حذف هارمونیک انتخابی برای بار مقاومتی-سلفی؛ الف- شبیه‌سازی، ب- آزمایشگاهی، ج- اعوجاج هارمونیک کل ولتاژ خروجی و د- اعوجاج هارمونیک کل جریان خروجی



(ب)



(الف)

شکل ۱۲- نتایج مربوط به ولتاژ و جریان خروجی اینورتر پیشنهادی با کلیدزنی حذف هارمونیک انتخابی برای بار مقاومتی الف- شبیه‌سازی و ب- آزمایشگاهی

ردیابی ماکزیمم توان و تنظیم ولتاژ لینک DC الزامی است. علیرغم قابلیت تولید ولتاژ بالاتر در اینورتر چندسطحی در مقایسه با اینورتر دوسطحی، نیاز به مبدل DC-DC همچنان وجود دارد. به عبارت بهتر، هدف از استفاده از مبدل DC-DC در اینورتر چندسطحی به عنوان واسط بین آرایه خورشیدی و اینورتر، تثبیت ولتاژ متغیر آرایه خورشیدی و تولید ولتاژ ثابت به عنوان ورودی اینورتر و همچنین استخراج حداکثر توان از آرایه خورشیدی است

### ۶- کاربرد ساختار پایه پیشنهادی برای اتصال به شبکه


برای اینورترهای چندسطحی کاربردهای مختلفی مانند اتصال پنل‌های خورشیدی به شبکه [۲۵]، وسایل نقلیه الکتریکی [۲۶] و غیره وجود دارد. توپولوژی پیشنهادی برای اتصال منابع انرژی تجدیدپذیر به شبکه از جمله اتصال آرایه‌های خورشیدی مناسب است. برای اتصال آرایه خورشیدی به شبکه، استفاده از مبدل DC-DC برای

جدول ۵- پارامترهای مداری ساختار پیشنهادی در حالت متصل به شبکه



ولتاژ شبکه	$V_{grid} = 220 * \sqrt{2} V$	
فرکانس کلیدزنی	1KHz	
جریان مرجع	25A	
فیلتر	خازن	$C = 10 \mu F$
	سلف	$L_1 = 826 \mu H, L_2 = 150 \mu H$

در شکل (۱۴-الف) ولتاژ خروجی مبدل، ولتاژ خروجی فیلتر شده و جریان خروجی ارایه شده و در شکل (۱۴-ب) توان تزریقی سیستم تحت بررسی به شبکه را نشان می‌دهد. مطابق شکل (۱۴)، توان تولیدی آرایه خورشیدی به نحو مطلوب توسط توپولوژی پیشنهادی به شبکه تزریق شده است و ریپل جریان نیز محدود است.

[۲۷-۲۹]. در خروجی اینورتر برای فیلتر کردن هارمونیک‌های ولتاژ از فیلتر LCL استفاده شده است. جدول ۵ پارامترهای حالت متصل به شبکه را ارائه می‌دهد. شکل ۱۳ شمای کلی سیستم متصل به شبکه شامل ساختار پیشنهادی و طرح کنترلی اعمالی بر روی آن را نشان می‌دهد. مطابق این شکل از جریان سلف سمت مبدل و سلف سمت شبکه نمونه‌برداری انجام شده که در کنترل جریان تزریقی به شبکه و میرایی تشدید ناشی از فیلتر LCL استفاده شده است. در این شبیه‌سازی به منظور سهولت تحلیل سیستم از ولتاژ منابع ورودی DC ثابت استفاده شده است. به عبارت دیگر منابع آرایه فتوولتاییک و مبدل DC-DC با منبع DC ثابت مدلسازی شده است. روش کنترل اینورتر متصل به شبکه بر اساس روش ارایه شده در مرجع [۳۰] استفاده شده است.



شکل ۱۳- شمای کلی سیستم پیشنهادی در حالت متصل به شبکه




شکل ۱۴- الف- ولتاژ خروجی مبدل و ولتاژ خروجی فیلتر شده و جریان خروجی، ب- توان خروجی


بازه زمانی با کاهش مواجه شده است. شکل (۱۷-الف) ولتاژ خروجی مبدل، ولتاژ خروجی فیلتر شده و جریان خروجی و شکل (۱۷-ب) توان خروجی را در حالت تغییر جریان مرجع نشان می‌دهد. در این حالت جریان مرجع در لحظه ۰/۱ ثانیه از ۲۵ به ۳۵ آمپر افزایش یافته، در لحظه ۰/۲ ثانیه از مقدار ۳۵ به ۱۵ آمپر کاهش یافته و در لحظه ۰/۳ ثانیه نیز دوباره به مقدار ۲۵ آمپر برگردانده شده است. این سناریو برای مدلسازی رفتار دینامیکی اینورتر تحت بررسی برای انتقال توان متغیر آرایه فتوولتاییک ناشی از تغییر تابش یا دما لحاظ شده است. بر اساس نتایج حاصل برای این سناریو نیز ساختار اینورتر چندسطحی توانایی انتقال توان متغیر را به شبکه دارا می‌باشد. مطابق شکل (۱۷)، توان تولیدی آرایه خورشیدی به نحو مطلوب توسط توپولوژی پیشنهادی به شبکه تزریق شده است و ریبیل جریان نیز محدود است.

شکل (۱۵-الف) ولتاژ خروجی مبدل، ولتاژ خروجی فیلتر شده و جریان خروجی و شکل (۱۵-ب) توان خروجی را در حالت افزایش ولتاژ شبکه برای بازه زمانی ۰/۲ ثانیه الی ۰/۳ ثانیه را نشان می‌دهد که در این حالت ولتاژ شبکه ۱۵ درصد افزایش یافته است. با توجه به اینکه جریان تزریقی به شبکه ثابت باقی مانده است، ناشی از وقوع افزایش ولتاژ لحظه‌ای، توان تزریقی به شبکه در بازه زمانی وقوع افزایش لحظه‌ای ولتاژ، با افزایش مواجه شده است.

شکل (۱۶-الف) ولتاژ خروجی مبدل، ولتاژ خروجی فیلتر شده و جریان خروجی و شکل (۱۶-ب) توان خروجی را در حالت کاهش ولتاژ شبکه را نشان می‌دهد. در این حالت افت ولتاژ لحظه‌ای معادل ۱۵ درصد ولتاژ نامی در بازه زمانی ۰/۲ ثانیه الی ۰/۳ ثانیه اتفاق افتاده است. با توجه به اینکه جریان تزریقی به شبکه ثابت باقی مانده است، ناشی از وقوع کاهش لحظه‌ای ولتاژ شبکه، توان تزریقی به شبکه در این




(ب)




(الف)

شکل ۱۵- نتایج سیستم متصل به شبکه در حالت افزایش لحظه‌ای ولتاژ؛ الف- ولتاژ خروجی مبدل و ولتاژ خروجی فیلتر شده و جریان خروجی، ب- توان خروجی





(ب)



(الف)

شکل ۱۶- نتایج سیستم متصل به شبکه در حالت افت لحظه‌ای ولتاژ؛ الف- ولتاژ خروجی مبدل، ولتاژ خروجی فیلتر شده و جریان خروجی، ب- توان خروجی



شکل ۱۷- الف- ولتاژ خروجی مبدل و ولتاژ خروجی فیلتر شده و جریان خروجی، ب- توان خروجی در حالت تغییر جریان مرجع

## ۶- نتیجه گیری

ساختار پیشنهادی از لحاظ اقتصادی نیز مورد ارزیابی قرار گرفته و کاهش ۱۲ درصدی هزینه سوئیچ‌ها در مقایسه با ساختار CHB متقارن نشان داده شده است. عملکرد ساختار پیشنهادی با نتایج شبیه‌سازی و آزمایشگاهی تحت شرایط بارگذاری مختلف شامل بار مقاومتی، مقاومتی-سلفی تایید شده است. ارزیابی نتایج حاصل از شبیه‌سازی‌ها و نمونه آزمایشگاهی، همچنین نتایج حاصل از مقایسه‌ها بیانگر کارایی مناسب ساختار پیشنهادی است. در نهایت عملکرد ساختار چندسطحی پیشنهادی برای انتقال انرژی منابع تجدیدپذیر به شبکه فشار ضعیف مورد بررسی قرار گرفته و توانایی تزریق توان با کیفیت به شبکه و همچنین عملکرد دینامیکی مطلوب به ازای تغییر توان ورودی آرایه فتوولتاییک نشان داده است.

در این مقاله یک پیکربندی جدید برای اینورتر چندسطحی منبع ولتاژ با هدف کاهش تعداد ادوات مداری و کاهش تعداد سوئیچ روشن پیشنهاد شده است. توپولوژی پیشنهادی از واحد پایه برای تولید تعداد سطوح خروجی استفاده می‌کند. بازده ساختار برای بارهای مختلف ارائه شده است که نشان می‌دهد بازده ساختار پیشنهادی قابل توجه و بالغ بر ۹۸/۷ درصد است. علاوه بر این ساختار پیشنهادی از نظر ادوات مداری نیز مقایسه شده است. نتیجه مقایسه نشان می‌دهد که تعداد سوئیچ ساختار پیشنهادی کمتر از سایر ساختارها بوده و این تفاوت در تعداد سوئیچ در سطوح بالاتر به وضوح مشخص می‌شود.

## مراجع

- [1] K. K. Gupta, S. Jain, "A novel multilevel inverter based on switched DC sources." IEEE Transactions on Industrial Electronics, Vol. 61, NO. 7, 2013, pp. 3269-3278.
- [2] K. K. Gupta, A. Ranjan, P. Bhatnagar, L. K. Sahu, S. Jain, "Multilevel inverter topologies with reduced device count: A review", IEEE transactions on Power Electronics, Vol. 31, NO. 1, Jan. 2016, pp. 135-151.
- [۳] حسن فشکی فراهانی، "ارائه یک ساختار جدید برای اینورترهای منبع ولتاژ چند سطحی تک فاز بر مبنای کاهش تعداد کلیدهای نیمه‌هادی"، نشریه مدل‌سازی در مهندسی، دوره ۱۶، شماره ۵۲، بهار ۱۳۹۷، صفحه ۹۷-۱۰۸.
- [۴] بابک حسینی منتظر، جواد علمایی، مجید حسین پور، بابک مظفری، "یک ساختار دوطرفه تعمیم یافته حاوی دیود برای اینورتر چندسطحی با تعداد سوئیچ و درایور کمتر"، نشریه مدل‌سازی در مهندسی، دوره ۱۹، شماره ۶۶، مهر ۱۴۰۰، صفحه ۳۷-۵۱.
- [5] M. Hosseinpour, A. Seifi, E. Feyz, "A new symmetric/asymmetric multilevel inverter based on cascaded connection of sub-multilevel units aiming less switching components and total blocked voltage", Journal of Telecommunication, Electronic and Computer Engineering (JTEC), Vol. 12, NO. 1, pp. 53-62, Mar. 2020.
- [۶] مجید حسین پور، علی سیفی، "ارائه یک ساختار جدید برای مبدل چندسطحی متقارن به منظور کاهش تعداد سوئیچ و هزینه مبدل" نشریه مدل‌سازی در مهندسی، دوره ۱۸، شماره ۶۰، بهار ۱۳۹۹، صفحه ۷۱-۸۵.
- [7] M. Sarebanzadeh, M. A. Hosseinzadeh, C. Garcia, E. Babaei, M. Hosseinpour, A. Seifi, J. Rodriguez, "A 15-Level Switched-Capacitor Multilevel Inverter Structure with Self-Balancing Capacitor", IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 63, NO.3, Mar. 2022.



- [8] Y. P. Siwakoti, F. Blabbers, "Common-ground-type transformerless inverters for single-phase solar photovoltaic systems", *IEEE Transactions on Industrial Electronics*, vol. 65, no. 3, Mar. 2018, pp. 2100–2111.
- [9] M. Hosseinpour, A. Seifi, E. Babaei, "An improved switched-ladder bidirectional multilevel inverter: Topology, operating principle, and implementation", *International Journal of Circuit Theory and Applications*, Vol. 49, NO. 12, 2021, pp. 4274-4293.
- [10] H. Shayeghi, A. Seifi, M. Hosseinpour, N. Bizon, "Developing a Generalized Multi-Level Inverter with Reduced Number of Power Electronics Components", *Sustainability*, Vol. 14, NO. 9, May. 2022, pp. 5545.
- [11] J. S. M. Ali, R. S. Alishah, V. Krishnasamy, "A new generalized multilevel converter topology with reduced voltage on switches, power losses, and components." *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 7, NO. 2, Dec. 2018, pp.1094-1106.
- [12] R. S. Alishah, K. Bertilsson, N. V. Kurdkandi, S. H. Hosseini, A. Z. Gharehkhoushan, J. S. M. Ali, "A New Switched-Ladder Multilevel Converter Structure with Reduced Power Electronic Components", *Journal of Circuits, Systems and Computers*, Vol. 30, NO, 12, Sep. 2021, pp. 2150217.
- [13] B. H. Montazer, J. Olamaei, M. Hosseinpour, B. Mozafari, "A generalized diode containing bidirectional topology for multilevel inverter with reduced switches and power loss", *International Journal of Circuit Theory and Applications*, Vol. 49, NO. 9, Sep. 2021, pp. 2959-2978.
- [14] M D. Siddique, S. Mekhilef, N. M. Shah, A. Sarwar, A. Iqbal, M. A. Memon, "A new multilevel inverter topology with reduce switch count", *IEEE Access*, Vol. 7, May 2019, pp.58584-58594.
- [15] R. S. Alishah, S. H. Hosseini, E. Babaei, M. Sabahi, "Optimal design of new cascaded switch-ladder multilevel inverter structure", *IEEE Transactions on Industrial Electronics*, Vol. 64, NO. 3, Nov. 2016, pp. 2072-2080.
- [16] M. Jayabalan, B. Jeevarathinam, T. Sandirasegarane, "Reduced switch count pulse width modulated multilevel inverter", *IET Power Electronics*, Vol. 10, NO. 1, Jan. 2017, pp.10-17.
- [17] R. S. Alishah, S. H. Hosseini, E. Babaei, M. Sabahi, "A new general multilevel converter topology based on cascaded connection of submultilevel units with reduced switching components, DC sources, and blocked voltage by switches", *IEEE Transactions on Industrial Electronics*, Vol. 63, NO. 11, Jul 2016, pp.7157-7164.
- [18] R. S. Alishah, K. Bertilsson, S. H. Hosseini, E. Babaei, M. Aalami, J. S. Mohed Ali, G. B. Gharehpetian, "A new generalized cascade multilevel converter topology and its improved modulation technique", *International Journal of Circuit Theory and Applications*, Vol. 49, NO. 4, Apr. 2021, pp. 1103-1120.
- [19] S. Selvaraj, G. Kumaresan, M. A. J. Sathik, "Modified "K"-type multilevel inverter topology with reduced switches, DC sources, and power loss", *International Transactions on Electrical Energy Systems*, Vol. 30, NO. 5, May 2020, pp.e12345.
- [20] S. T. Meraj, K. Hasan, A. Masaoud, "A novel configuration of cross-switched T-type (CT-type) multilevel inverter", *IEEE Transactions on Power Electronics*, Vol. 35, NO. 4, Aug. 2019, pp.3688-3696.
- [21] M. D. Siddique, S. Mekhilef, N. M. Shah, M. A. Memon, "Optimal design of a new cascaded multilevel inverter topology with reduced switch count", *IEEE Access*, Vol. 7, Feb. 2019, pp.24498-24510.
- [22] R.P. Ponraj, T. Sigamani, V. Subramanian, "A Developed H-Bridge Cascaded Multilevel Inverter with Reduced Switch Count", *Journal of Electrical Engineering & Technology*, Vol. 16, NO. 3, May. 2021, pp.1445-1455.
- [23] E. Samadaei, S. A. Gholamian, A. Sheikholeslami, J. Adabi, "An envelope type (E-type) module: Asymmetric multilevel inverters with reduced components", *IEEE Transactions on Industrial Electronics*, Vol. 63, NO. 11, Jan. 2016, pp.7148-7156.
- [24] E. Samadaei, A. Sheikholeslami, S. A. Gholamian, J. Adabi, "A square T-type (ST-type) module for asymmetrical multilevel inverters", *IEEE Transactions on power Electronics*, Vol. 33, NO. 2, Mar. 2017, pp.987-996.
- [25] U. Mustafa, I. A. Qeays, M. S. BinArif, S. M. Yahya, S. B. Md. Ayob, "Efficiency improvement of the solar PV-system using nanofluid and developed inverter topology", *Energy Sources, Part A: Recovery, Utilization, and Environmental Effects*, Vol. 2, Sep 2020, pp. 1-17.
- [26] J. Pereda, J. Dixon, "High-frequency link: A solution for using only one DC source in asymmetric cascaded multilevel inverters", *IEEE Transactions on Industrial Electronics*, Vol. 58, NO. 9, Jan. 2011, pp. 3884-3892.



- [27] D. Kolantla, S. Mikkili, S. Raju Pendem, A. Atul Desai. "Critical review on various inverter topologies for PV system architectures", IET Renewable Power Generation, Vol. 14, NO. 17, 2020, pp. 3418-3438.
- [28] P. Sochor, N. Mei Lin Tan, H. Akagi. "Low-voltage-ride-through control of a modular multilevel single-delta bridge-cell (SDBC) inverter for utility-scale photovoltaic systems", IEEE Transactions on Industry Applications, Vol. 54, NO. 5, 2018, pp. 4739-4751.
- [29] R. Agrawal, S. Jain. "Multilevel inverter for interfacing renewable energy sources with low/medium-and high-voltage grids", IET Renewable Power Generation, Vol. 11, NO. 14, pp. 2017, 1822-1831.
- [30] M. Hosseinpour, A. Kholousi, and A. Poulad, "A robust controller design procedure for LCL-type grid-tied proton exchange membrane fuel cell system in harmonics-polluted network", Energy Science & Engineering, Early view, 2022.