# بهبود عملکرد ترانزیستور تونل زنی عمودی مبتنی بر ژرمانیوم با بهکارگیری GaAs به عنوان کانال

شعیب بابایی توسکی'، محمدجواد رضایی' و سید منوچهر حسینی"<sup>،\*</sup>

در این مقاله ترانزیستور تونلزنی عمودی مبتنی بر ژرمانیوم بررسی شدهاست. ویژگیهای الکتریکی ترانزیستور در دو حالت استفاده از ژرمانیوم و همچنین استفاده از گالیوم-آرسناید به عنوان کانال مقایسه شده و شبیهسازی آن توسط نرمافزار سیلواکو و با استفاده از مدل تونلزنی غیر محلی انجام شدهاست. نتایج نشان میدهد که جریان روشنایی بیشتر، جریان خاموشی کمتر و جریان دوقطبی درین کمتر در ولتاژ گیت منفی از موایای استفاده از گالیوم-آرسناید به جای ژرمانیوم به عنوان کانال است. در ادامه، پارامترهای گائال تغییر داده شدهاند و اثر تغییر آنها بر روی رفتار ترانزیستور مطالعه شروایتی این طول کانال باعث کاهش جریان خاموشی و افزایش نسبت جریان روشنایو به خاموشی شده و همچنین باعث کاهش شیب زیرآستانه میشود. از طرف دیگر، افزایش عرض کانال، باعث کاهش نسبت جریان روشنایی به خاموشی و افزایش شیب زیرآستانه میشود. نسبت جریان روشنایی به خاموشی و افزایش طول کانال و کاهش عرض کانال افزایش مییابده این نسبت میتواند تا <sup>۸۱</sup>۰۰

#### ۱-مقدمه

لقاله

قاله: ۰۰/

ېذيرش

تونل زنی،

سيلواكو،

ژرمانيوم، گاليوم-آرسنايد،

جريان روشنايي،

جريان خاموشي.

واژگان کليدي:

ترانزيستور عمودى،

14.1/

کاهش ولتاژ و ابعاد یک راه مؤثر برای کاهش توان در قطعات الکترونیکی است. اگرچه، این کاهش با توجه به اثرات کانال کوتاه در ابعاد نانومتر به مشکل برخورد کرده-است. اثرات کانال کوتاه باعث افزایش جریان خاموشی و در نتیجه توان اتلافی میشود [۱]. یک راه مؤثر برای کاهش ولتاژ تغذیه و همزمان کوچک نگهداشتن جریان خاموشی، کاهش شیب زیرآستانه ( swing Sub-threshold) است. از طرفی، شیب زیرآستانه به 60mV/dec برای ترانزیستورهای اثر میدان معمولی محدود شده است برای حل این مشکل، دانشمندان راهحلهای مختلفی ارائه دادهاند. ترانزیستور اثر میدان تونلزنی ( Tunneling دادهاند. ترانزیستور اثر میدان تونلزنی ( میدان میدان دادهاند. ترانزیستور اثر میدان تونلزنی ( sub-

Field Effect Transistors) با شیب زیرآستانه کم به عنوار یک گرنه برای جایگزین ترانزیستورهای معمولی پیشنهاد شدهاست [ [ الل]. به عنوان نمونه، ترانزیستور تونلزنی مبتنی بر فسفر سیاه که شیب زیرآستانه متوسط برای ۴ دهه افرایش جریان برای این ترانزیستور 22.9meV/dec گزارش شده اس F121 ترانزیستور اثر میدان تونلزنی علاوه بر شیب زیرآستانهی ستند. این دو پایین، جریان خاموش کمی هم دارا ه خاصیت باعث کاهش توان در ترانزیستورها خواهد [۱۳-۱۴]. آنها همچنین جریان روشنایی کمری از خود نشان میدهند. یک راه معمول برای حل این مشکل استفاده از یک ماده با شکاف انرژی کوچک مثل ژرمانیوم در طرف سورس است [۱۹-۱۷]. این شکاف انرژی کوچک باعث کاهش سد پتانسیل و افزایش جریان روشنایی خواهد شد. راهحل دیگر، استفاده از ترانزیستور تونلزنی عمودی (Vertical Tunneling FET) است [۲۰]. در ترانزیستور تونلزنی عمودی، سورس، کانال و

<sup>`\*</sup> پست الكترونيك نويسنده مسئول: m.hosseini@basu.ac.ir

۱. استادیار، دانشکده مهندسی برق، دانشگاه صنعتی همدان، همدان، ایران

۲. دانشجو، دانشکده مهندسی برق، دانشگاه صنعتی همدان، همدان، ایران

۳. استادیار، دانشکده مهندسی برق، دانشگاه بوعلی سینا، همدن، ایران

درین به صورت عمودی رشد کردهاند و امکان افزایش مقدار جریان با افزایش سطح ترانزیستور وجود دارد که میتواند مشکل جریان روشنایی را برطرف کند.

مشکل دیگر ترانزیستورهای تونلزنی، جریان دوقطبی (Ambipolar Current) آنها است [۱۷ و ۲۱]. بدین معنا که به ازای ولتاژ گیتهای منفی همانند ولتاژ گیت مثبت جریان قابل ملاحظه ای ایجاد می گردد. این پدیده باعث شدهاست که ترانزیستور تونلزنی در یک محدودهی ولتاژ مطمئن خاموش نباشد و استفاده از آن در خیلی از مدارات با مشکل روبرو شود. برای حل این مشکل، روشهای مختلفی پیشنهاد شدهاست. استفاده از یک جداکننده مابین درین و کیت همپوشانی گیت بر روی درین و کاهش چگالی ناخالمی طرف درین از جمله راه حل هایی است که ارانه شده ست یک راه حل دیگر، استفاده از ساختارهای ناهمگون است [۲۲]. بدین معنا که استفاده از یک مادهی دیگر با شکاف انرژی بالا در طرف درین باعث افزایش عرض تونلزنی در طرف دریم و کاهش جریان دوقطبی میگردد. در مقالهای دیگر، ساخت T شکلی که دارای دو سورس است و از ۲ ماده در کانال استفاده میکند، برای کاهش این جریان پیشنهاد شده است [۲۳].

ساختار ناهمگون ژرمانیوم/گالیوم-آرسناید با ثابت شبکه-های یکسان و تحرک پذیری بالا در ترانزیستور معمولی و تونلزنی مورد توجه قرار گرفتهاست [۲۴-۲۴]. در این ترانزیستورها، استفاده از ساختار ناهمگون باعث کاهش شیب زیرآستانه میشود [۲۷]. ترانزیستور تونلزنی مبتنی شیب زیرآستانه میشود [۲۷]. ترانزیستور تونلزنی مبتنی بر ساختار ناهمگون ژرمانیوم - گالیوم-آرسناید دارای جریان روشنایی  $M/\mu$  ۲6.8 جریان خاموشی بسیار کم mV/dec آرمانیوم - گالیوم-آرستانه کرد 5.73 جریان روشنایی استاده از میس زیرآستانه کاموشی بسیار تونلزنی عمودی در کنار تونلزنی افقی با استفاده از گرفتهاست. این ترانزیستور با طول کانال ۵ نانومتر و ولتاژ تونلزنی عمودی در کنار تونلزنی افقی مورد بررسی قرار گرفتهاست. این ترانزیستور با طول کانال ۵ نانومتر و ولتاژ درین ۲/۰ ولت، جریان روشنایی  $M/\mu$  142، شیب زیرآستانهی 29.1mV/dec و نسبت جریان روشنایی به زیرآستانهی 107 × 12.2 دارد [۲۹].

در این کار، یک ترانزیستور تونلزنی عمودی مبتنی بر ژرمانیوم مورد مطالعه قرار گرفتهاست. نوآوری این کار استفاده از گالیوم-آرسناید به عنوان کانال در ترانزیستوری

مبتنی بر ژرمانیوم است. شکاف انرژی بیشتر گالیوم-آرسناید نسبت به ژرمانیوم، بهبود عملکرد ترانزیستور را به دنبال خواهد داشت. در بخش ۲، روش شبیهسازی افزار و مدلهای مربوطه توضیح داده شدهاست. در بخش ۳، نتایج شبیهسازی این ترانزیستور ارائه شدهاست و نتایج با شبیهسازی این ترانزیستور ارائه شدهاست و متایج با شبیهسازی مربوط مقایسه شدهاست. نتایج کار در بخش ۴ بررسی شدهاست.

### ۲-جزییات محاسبات

شکل (۱) ساختار ترانزیستور تونلزنی عمودی را نشان میدهد که در این کار مورد بررسی قرار گرفتهاست. شبيهسازىهاى اين كار توسط نرمافزار سيلواكو (Silvaco) انجام شدهاست. در این ترانزیستور، از مدل تونلزنی باند-به-باند غیر محلی (-non-local band-to band tunneling) برای محاسبه نرخ تونلزنی استفاده شدهاست. همچنین از مدلهای شاکلی-رید-هال (SRH) و اوژه (Auger) برای محاسبه بازترکیب حاملهای الکتریکی استفاده شدهاست. از مدل CVT برای محاسبه ، قابلیت تحرک در حضور میدان الکتریکی عمودی، چگالی ناخلصی و پراکنش وابسته به دما استفاده می شود. نیمه-هادی قسمت سورس و درین از جنس ژرمانیوم انتخاب منیمههادی کانال یک بار ژرمانیوم و بار دیگر ليوم ارسنايد ورنظر گرفته شدهاست تا اثر تغيير جنس رسی قرار گیرد. طول کانال ۱۵ نانومتر و عرض کانلو ۱۰ نانومتر مر نظر گرفته شدهاست. برای ماده دیالکتریک از اک م استفاده شدهاست.



شکل ۱- ساختار ترانزیستور تونلزنی عمودی

۳-نتايج



جریان روشنایی به خاموشی ترانزیستور مبتنی بر ژرمانیوم

-0.8

-0.3

Gate Voltage [V]

0.2

0.7

1.2

شکل ۲ – جریان درین به صورت تابعی از ولتاژ گیت برای ترانزیستور تونل زنی عمودی مبتنی بر الف) ژرمانیوم

-1.8

-1.3

-0.8

-0.3

Gate Voltage [V]

0.2

07

1.2



شکل ۲ – جریان درین به صورت تابعی از ولتاژ کیت به ازای ضخامتهای مختلف کانال (۱ ch) و (الف) ولتاژ درین ۲/۱ ولت و (د) رتتاژ درین ۵/۱ ولت. جریان روشنایی و جریان خاموشی برای (ب) ولتاژ درین ۱/۱ ولت و (ه) ولتاژ درین ۵/۱ ولت. قابل توجه است که محور جریان روشنایی خطی و جریان خاموشی به صورت لگاریتمی است. نسبت جریان روشنایی به جریان خاموشی و پرش زیرآستانه براست ولتاژ درین ۱/۱ ولت و (و) ولتاژ درین ۵/۵ ولت.

افزایش عرض کانال تأثیر چندانی در جریان روشنایی ندارد اما جریان خاموشی را افزایش میدهد و در نتیجه نسبت جریان روشنایی به جریان خاموشی کاهش مییابد.

جریان روشنایی، جریان خاموشی، نسبت جریان روشنایی به خاموشی و همچنین پرش زیرآستانه برای ولتاژ درین ۰/۱ ولت در شکلهای (۴–ب) و (۴–ج) و همچنین برای

ولتاژ درین ۵/۰ ولت در شکلهای (۴–۰) و (۴–و) به صورت تابعی از ضخامت کانال نشان داده شدهاست. جریان خاموشی با افزایش عرض کانال از ۵ به ۲۵ نانومتر بیش از <sup>۴+</sup>۱۰ مرتبه افزایش پیدا میکند در حالی که، جریان روشن تغییر زیادی ندارد. نسبت جریان روشنایی به خاموشی با تغییر عرض کانال از ۵ تا ۲۵ نانومتر حدود ۱۰

پرمی زیر آستانه برای ضخامتهای مختلف کانال در شکل-های (۲-ج) و (۲-و) به ترتیب برای ولتاژ درین ۰/۱ ولت و ۰/۵ ولت نشان دادم شدهاست. افزایش ضخامت کانال

افزایش پرش زیرآستانه را به دنبال دارد. همان گونه که در شکل مشخص است، افزایش طول کانال از ۵ تا ۲۵ نانومتر، پرش زیرآستانه را حدود ۲/۴ برابر افزایش میدهد. افزایش ولتاژ درین از ۱/۰ ولت به ۰/۵ نیز باعث کاهش حدود ۳۰ درصدی پرش زیرآستانه می گردد. با توجه به اثر القا درین بر کاهش سد ولتاژ ( Drain induced barrier) القا درین بر کاهش سد ولتاژ ( lowering)، ولتاژ بالای درین اثر بیشتری بر کانال خواهد داشت که باعث افزایش جریان خاموشی و افزایش پرش زیرآستانه می گردد.



شکل ۵ – جریان درین به صورت تابعی از ولتاژ گیت به ازای طول مختلف کانال (L<sub>ch</sub>) و (الف) ولتاژ درین ۱۱ ولت و (د) ولتاژ درین ۸/۰ ولت. جریان روشنایی و جریان خاموشی برای (ب) ولتاژ درین ۱/۰ ولت و (ه) ولتاژ درین ۱/۵ ولت قابل توجو است که محور جریان روشنایی خطی و جریان خاموشی به صورت لگاریتمی است. نسبت جریان روشنایی به جریان خاموشی و برش زیر آستانه رای (ج) ولتاژ درین ۱/۰ ولت و (و) ولتاژ درین ۱/۵ ولت.

> شکل (۵-الف) و (۵-د) جریان درین را به صورت تابعی از ولتاژ گیت برای ترانزیستور مبتنی بر گالیوم-آرسناید و به ازای طولهای مختلف کانال نشان میدهد. ولتاژ درین در (الف) ۱/۰ ولت و در (د) ۵/۰ ولت در نظر گرفته شده – است. افزایش طول کانال از ۱۰ تا ۲۵ نانومتر تأثیر چندانی در جریان روشنایی ندارد، اما کاهش جریان خاموشی را به دنبال دارد. این کاهش تا حدود ۵ دهه برای ولتاژ درین ۵/۰ ولت است که باعث میگردد نسبت جریان روشنایی به خاموشی با این افزایش طول کانال از جریان روشنایی به خاموشی با این افزایش طول کانال از

برای ولتاژ درین ۰/۱ ولت از معدار ۱۰×۲/۸ به ۱۰۰×۱۰×۱/۵ خواهد بود. همانگونه که در توضیح شکل (۲) بیان شد، نسبت جریان روشنایی به خاموشی در ولتاژهای درین کوچک، بزرگتر است و اثر تغییر طول و یا عرض کانال در ولتاژ درین کوچک، کمتر از این اثر در ولتاژ – درین بزرگ خواهد بود.

#### ۴-نتیجهگیری

در این مقاله ترانزیستور تونلزنی عمودی مبتنی بر ژرمانیوم با استفاده از گالیوم-آرسناید به جای ژرمانیوم به مواد دیگر در کانال مورد بررسی قرار داد. به عنوان مثال، آلومنیوم-آرسناید با ثابت شبکهی یکسان و شکاف انرژی بیشتر نسبت به گالیوم-آرسناید میتواند باعث کاهش جریان خاموشی و بهبود عملکرد ترانزیستور گردد. علاوه بر این، می توان استفاده از این مواد را به عنوان کانال در ترانزیستورهای نوین از جمله ترانزیستور T شکل مبتنی بر ژرمانیوم بررسی کرد.

عنوان کانال ترانزیستور مورد بررسی قرار گرفتهاست. ویژگیهای الکتریکی ترانزیستور در دو حالت استفاده از ژرمانیوم و همچنین استفاده از گالیوم-آرسناید به عنوان كانال مقايسه شده است. نتايج نشان مىدهد كه جريان روشنایی بیشتر، جریان خاموشی کمتر و جریان دوقطبی دری کمتر در ولتاژ گیت منفی، از مزایای استفاده از ارسناید به جای ژرمانیوم به عنوان کانال است. مریان روشنایی به خاموشی با افزایش طول کانال و كانال افرایش می یابد و این نسبت می تواند تا کاھ ۱/۵×۱۰ اورایش پیداکند. در ادامه می توان جایگزینی

مراجع

- [1] R.-H. Yan, A. Ourmazd, and K. F. Lee, "Scaling the Si MOSFET: From bulk to SOI to bulk," IEEE Transactions on Electron Devices, vol. 39, no. 7, 1992, pp 1704–1710.
- [2] Nakamura K, Nagamura N, Ueno K, Taniguchi T, Watanabe K, Nagashio K. All 2D heterostructure tunnel field-effect transistors: impact of band alignment and heterointerface quality. ACS Applied Materials & Interfaces. 2020 Nov 4;12(46):51598-606.
- [3] Najam F, Yu YS. Impact of quantum confinement on band-to-band tunneling of line-tunneling type Lshaped tunnel field-effect transistor. IEEE Transactions on Electron Devices. 2019 Feb 24;66(4):2010-6.
- [4] Gayduchenko I, Xu SG, Alymov G, Moskotin M, Tretyakov I, Taniguchi T, Watanabe K, Goltsman G, Geim AK, Fedorov G, Svintsov D. Tunnel field-effect transistors for sensitive terahertz detection. Nature Communications. 2021 Jan 22;12(1):543.

[5] Pang CS, Han SJ, Chen Z. Steep slope carbon nanotube tunneling field-effect transistor. Carbon. 2021 Aug 15;180:237-43.

- [7] عبدی تهنه و بهروز نادری, "ساختار جدید ترانزیستور اثر میدانی نام لوله کربنی تومی زنی با دوپینگ خطی در ناحیه درین: شبیهسازی عددی کوانتومی," نشریه مدل سازی در مهندسی، دوره ۱۶، شملو ۲۵۰ میار ۱۳۹۷، صفحه ۱۹۹–۱۱۷.
- [۷] علی نادری و مریم قدرتی, "بهبود عملکرد ترانزیستور اثر میدانی نانولوله کربنی وللزنی در حضور باهمپوشانی," نشریه مدل سازی در مهندسی، دوره ۱۷، شماره ۵۹، زمستان ۱۳۹۸، صفحه ۲۱۵–۲۲۴.
- [۸] علی اصغر اروجی، اکرم عنبر حیدری و زینب رمضانی, "ترانزیستور اثر میدان فلز-نیمه هادی با ناحیه بدون ناخالصی در طرف درین برای اصلاح چگالی حامل ها و کاربردهای توان بالا"، نشریه مدل سازی در مهندسی، دوره ۱۳ شماره ۲۳، زمستان ۱۳۹۴، صفحه ۱۲۱–۱۲۱.
- [۹] سید سعید افضلی، علی اصغر اروجی، زینب رمضانی, "ترانزیستور ماسفت سهگیتی با استفاده از دیود منازی سیلیسیم-ژرمانیم برای بهبود اثر بدنه شناور," مجله مهندسی برق دانشگاه تبریز، دوره ۴۸، شماره ۳، پاییز ۱۳۹۷، صفحه ۹۸۵–۱۹۰
  - [۱۰] نگار بشیری و رضا حسینی، "طراحی و تحلیل یک ترانزیستور اثرمیدانی تونلی بدون پیوند دو گیتی با ساختار گیت جند م فصلنامه مهندسی برق و الکترونیک ایران، دوره ۱۸، شماره ۴، ۱۴۰۰.
  - [۱۱] سیده محبوبه سجادی و سعید محمدی, "اثر تلههای موجود در شکاف باند انرژی برروی جریان درین در ترانزیستورهای اثر تونلی," مجله مهندسی برق دانشگاه تبریز، دوره ۵۰، شماره ۴، ۱۳۹۹، صفحه ۱۶۳۹–۱۶۴۵.
- [12] Kim S, Myeong G, Shin W, Lim H, Kim B, Jin T, Chang S, Watanabe K, Taniguchi T, Cho S. Thickness-controlled black phosphorus tunnel field-effect transistor for low-power switches. Nature nanotechnology. 2020 Mar;15(3):203-6.
- [13] A. C. Seabaugh and Q. Zhang, "Low-Voltage Tunnel Transistors for Beyond CMOS Logic," Proceedings of the IEEE, vol. 98, no. 12, Dec. 2010, pp. 2095–2110.

- [14] T. Krishnamohan, D. Kim, S. Raghunathan, and K. Saraswat, "Double-Gate Strained-Ge Heterostructure Tunneling FET (TFET) With record high drive currents and << 60mV/dec subthreshold slope," in Electron Devices Meeting, 2008. IEDM 2008. IEEE International, 2008, pp. 1–3.
- [15] P.-F. Wang et al., "Complementary tunneling transistor for low power application," ssc, vol. 48, no. 12, 2004, pp. 2281–2286.
- [16] K. Boucart and A. M. Ionescu, "Double-gate tunnel FET with high-\$\kappa \$ gate dielectric," IEEE transactions on electron devices, vol. 54, no. 7, 2007, pp. 1725–1733.
- [17] K. K. Bhuwalka, J. Schulze, and I. Eisele, "A simulation approach to optimize the electrical parameters of a vertical tunnel FET," IEEE transactions on electron devices, vol. 52, no. 7, 2005, pp. 1541–1547.
- [18] A. S. Verhulst, W. G. Vandenberghe, K. Maex, S. De Gendt, M. M. Heyns, and G. Groeseneken, "Complementary silicon-based heterostructure tunnel-FETs with high tunnel rates," IEEE electron device letters, vol. 29, no. 12, 2008, pp. 1398–1401.
- [19] T. Krishnamohan, D. Kim, C. D. Nguyen, C. Jungemann, Y. Nishi, and K. C. Saraswat, "High-mobility low band-to-band-tunneling strained-germanium double-gate heterostructure FETs: Simulations," IEEE Transactions on Electron Devices, vol. 53, no. 5, 2006, pp. 1000–1009.
- [20] S. Singh and B. Raj, "Analytical and Compact Modeling Analysis of a SiGe Hetero-Material Vertical L-Shaped TFET," Silicon, Feb. 2021.
- [21] Yu J, Kim S, Ryu D, Lee K, Kim C, Lee JH, Kim S, Park BG. Investigation on ambipolar current suppression using a stacked gate in an L-shaped tunnel field-effect transistor. Micromachines. 2019 Nov 3;10(11):753.
- [22] D. B. Abdi and M. J. Kumar, "Controlling ambipolar current in tunneling VETs using overlapping gateon-drain," IEEE Journal of the Electron Devices Society, vol. 2, no. 6, 2014, pp. 187–190.
- [23] Kumar S, Singh KS, Nigam K, Chaturvedi S. Ambipolarity suppressed dual-material double-source Tshaped tunnel field-effect transistor. Silicon. 2021 Jul;13:2065-70.
- [24] J. S. Kim et al., "High-performance Ge/GaAs heterojunction tunneling FET with a channel engineering for sub-0.5 V operation," Semiconductor Science and Technology, vol. 30, no. 3, 2015, p. 035020.
- [25] C. Rajan, D. Sharma, and D. P. Samajdar, "Implementation of physical unclonable functions using hetero junction based GAA TFET," Superlattices and Microstructures, vol. 126, 2019, pp. 72–82.
- [26] R. Juyal and S. S. Chauhan, "TCAD simulation of Ge-GaAs hetrojunction dopingless tunnel field effect transistor," 2016, pp. 1434–1437.
- [27] B. C. Mech, K. Koley, and J. Kumar, "Ge–GaAs Ge Heterojunction MOSFETs for Mixed-Signal Applications," IEEE Transactions on Electron Devices, vol. 67, no. 9, 2020, pp. 3585–3591.
- [28] M. F. Jawad, T. Rahman, and J. K. Saha, "Performance Enhancement of Ge/GaAs Heterostructure Tunnelling Field Effect Transistor," 2020, pp. 01TPNS02-1.
- [29] Y. J. Yoon, J. H. Seo, S. Cho, H-I. Kwon, J.-H. Lee, and I. M. Kang, "Sub-10 nm Ge/GaAs heterojunction-based tunneling field-effect transistor with vertical tunneling operation for ultra-low-power applications," JSTS: Journal of Semiconductor Technology and Science, vol. 16, no. 2, 2016, pp. 172– 178.

## Improving Performance of Germanium-Based Vertical Tunneling Fie Effect Transistor Using GaAs as Channel

Shoeib Babaee Touski<sup>1</sup>, Mohammad Javad Rezaei<sup>1</sup> and Manouchehr Hosseini<sup>2,\*</sup>

1. Department of Electrical Engineering, Hamedan University of Technology, Hamedan, Iran

2. Department of Electrical Engineering, Bu-Ali Sina University, Hamedan, Iran.

ABSTRAC

\*Corresponding Author:

## ARTICLE INFO

Keywords: Vertical Transistor Tunneling Silvaco Germanium Gallium Arsenide On-current Off-Current

In this paper, Germanium-based vertical tunneling transistors are investigated and the electrical properties of the transistor in two modes of Germanium utilization as well as Gallium Arsenide as the channel are compared. The simulation of this transistor was performed by Silvaco software using non-local tunneling model. The results show that more ON-current, less OFF-current and less pipolar current at negative gate voltage are the advantages of using Gallium Arsenide instead of Germanium as the channel. In the following, the channel parameters are changed and the effect of their change on the behavior of the transistor is studied. Increasing the channel length reduces the Off-current and increases the On-current to Off-current ratio, as well as reducing the sub-threshold slope. On the other hand, increasing the channel width reduces On-current to Off-current ratio and increases the sub-threshold slope. The On-current to Off-current ratio increases with increasing channel length and decreasing channel width, and increases to  $1.5 \times 10^{+15}$ .