silicon-on- طراحی ترانزیستور اثر میدانی تونلی بدون پیوند ناهمگن همراه شده با فناوری DC برای بهبود مشخصات DC

امین ونک^۱و امیر امینی^{۲،*}

·· · ·	
--------	--

دراین مقاله، ترانزیستور اثر میدانی تونلی بدون پیوند ناهمگن همراه شده با تکنولوژی silicon-on-nothing (SON HS-JLTFET) بیشنهاد میشود. ترانزیستور پیشنهادی در مقایسه با ترانزیستور تونلزنی بدون پیوند مرسوم دو مزیت دارد. اولین مریت، یک دهه افزایش در جریان روشنی و بهبود ۱۰ درصدی نوسانات زیر آستانه است که بخاطر استفاده از InAs در ناحیهی سورس میباشد. InAs به دلیل انرژی شکاف باند کمتری که نسبت به SI دارد سبب پهنای سد تونلزنی کمتر در پیوند سورس/کانال میشود دلاا الکترون های بیشتری از سورس به کانال تونل زنی می کنند.در نتیجه سبب افزایش نرخ مزنلزنی و بهبود در جریان روشنی و نوسان زیر آستانه میشود. مزیت دیگر شامل گاهش جریان Tas به کمک تکنیک SON است. در واقع، air به دلیل ثابت دی الکتریک کمتری که نسبت به اکسید SON دارد میدان الکتریکی را در پیوند درین/کانال کاهش میدهد.میدان گاهش یافته سبب پهنای سد بزرگتری می شود. لذا

۱–مقدمه

للاعات مقاله

واژگان کلیدی

ترانزيستور تونلزنى،

نوسانات زیر آستانه، جریان ambipolar،

ساختار ناهمگن،

پذيرش

قاله:

مقیاس بندی ترانزیستورهای اثر میدانی با اتصال فلز-اکسید-نیمههادی (MOSFET) به دلایل افزایش توان مصرفی، پیدایش جریانهای نشتی و آثار کوتاه با مشکل انجام میشود [۱– ۴]. غلبه بر این چالشها نیازمند تغییر در مکانیزم انتقال بار و همچنین کاهش نوسانات زیر آستانه (SS) میباشد [۴]. نوسانات زیر آستانه بیانگر میزان ولتاژ گیتی است که باعث یک دهه تغییر در جریان میزان ولتاژ گیتی است که باعث یک دهه تغییر در جریان درین میشود [۱]. ترانزیستور اثر میدانی تونلی (TFET) با مکانیزم تونل زنی باند به باند میتواند بر محدودیت با مکانیزم تونل زنی باند به باند میتواند بر محدودیت MOSFET در SS غلبه کند و در دمای اتاق، SS کمتر از ما0SFET دارند. برخلاف MOSFET، ایسن ترانزیستورها از ساختار نامتقارن n-i-

مردر أن الكترونها از سورس به كانال تونلزني ميكنند. چالشهایی برای ترانزیستورهای تونازنی مطارح است عبار تند از: 🖊 ۱) ایجـاد پیونـد ناگھ محل های سورس /کانال و درین /کانال برای شکلدهی پیوند ناگهانی لارم است از تعداد اتمهای ناخالصی نفوذی از کانال به سورس و همچنین از درین به کانال کاسته شود. ایجاد چنین پروفایل ناخالصی در دم خیلی بالا امکانپذیر است که سـبب بـالا رفیتی هزیکهی ساخت افزاره میشود [۵]. در مقابـل، ترانزیسـتورهای اث میدانی تونلی بدون پیوند (JLTFET) توسعه یافتند که این مشکل را برطرف میکنند [۶, ۷]. ۲) اثر خازن میلر تقویت شده از آنجایی کـه خـازن ناحیـهی گیـت بـه دریـن (C_{gd}) در TFET شامل خازن ناحیهی تخلیه هم است یس TFET

^{*} پست الكترونيك نويسنده مسئول: amini@wtiau.ac.ir

۱.دانشجوی دکتری دانشکده مهندسی برق، دانشگاه آزاد اسلامی تهران غرب ۲.دانشیار دانشکده مهندسی برق، دانشگاه آزاد اسلامی تهران غرب

بزرگتر از خازن گیت به سورس (C_{gs}) می شود که به آن خازن میلر تقویت شده گفته می شود [۸]. این اتفاق سبب تاخیر در مدارات دیجیتال می شود. دو راه کار برای رفع این چالش مطرح شده است که عبارتند از مهندسی مواد و متقارن کردن هندسهی TFET. مهندسی مواد شامل استفاده از مواد با چگالی حالت کم در سورس است [۸]. روکار دومی بهره گیری از ساختار JLTFET است که دارای یک نوع اتم ناخالصی در سورس و درین است [۹]. ویژگی های ساختار متقارن از نظر یکسان بودن نوع اتمهای ناخالمی سورس، کانال و درین همچنین عدم وجود پیوند در JITFET آنها را به افزارهی جذاب برای توسعه تبديل كردم است أين ترانزيستورها مشابه TFET مرسوم چالشهای افزایش جریان روشی (Ion) و سرکوب جریان ambipolar (Iamb) را دارند. زمانی که ولت اژ منفی به گیت اعمال میشود الکترون ها قادر خواهند بود از کانال به درین تونلزنی کنند در نتیجه I_{am} میسازند ایسن جریسان کساربرد JLTFET را در دیجیت ال محمدود مىكند. براى سـركوب ايـن جريـان راەحل،هـاى 🔫تلفـى مانند استفاده از مواد با شکاف باند برزگتر از سیلی (Si) در کانال و درین [۱۱,۱۰]، کاشت فلز در اکسید گیت [۷, ۱۲, ۱۳] و استفاده از پروفایل گوسین شکل برای اتمهای ناخالصی [۶] پیشنهاد شده است.

در این مقاله، در JLTFET با ترکیب دو روش IoN افزایش، SS بهبود و م_{amb} کم میشود. راهکار افزایش جریان روشنی و بهبود SS شامل به کارگیری ایندیم آرسناید (InAs) در ناحیهی سورس میشود. از طرف دیگر، تکنیک (SON) در ناحیهی سورس میشود. از طرف کاهش م_{mb} پیشنهاد میشود. تکنیک SON در تحقیقات قبلی برای TFET مرسوم به کار رفته است [۱۴]. فناوری SON با کم کردن تزویج الکتریکی بین گیت و ناحیهی تونلزنی سبب کاهش خازن پارازیتی میشود و سرعت کلیدزنی بالا با آثار کوتاه کانال بهتر را به ارمغان میآورد [۱۵]. اما در این مطالعه، برای اولین بار این تکنیک برای JLTFET بررسی میشود. فرآیند ساخت ترانزیستور تونلزنی بدون پیوند ناهمگن همراه شده با تکنولوژی SON MOSFET (SON HS-JLTFET) مشابه SON

و HS-JLTFET میباشد [۹, ۱۶, ۱۷]. ابتدا مشابه فرآیند ساخت HS-JLTFET مادهی نیمههادی InAs در ناحیهی سورس رشد مییابد. سپس، طبق فرآیند ساخت SON MOSFET ناحیهی خالی باید در داخل Si شکل بگیرد. برای ایجاد ناحیهی خالی، گازهای هلیوم با چگالی بلا در داخل Si کاشته میشوند. بعد از آن، کانتکت گیت بدون هیچ اکسیدی بر روی این ناحیه قرار می گیرد. در واقع این ناحیهی خالی نقش اکسید air را در شبیهسازی خواهد داشت..

۲- ساختار افزاره و مدلهای شبیهسازی

در شكل (۱)(الف)، (ب) و (ج) به ترتيب ترانزيستور تونلزنی معرفی شده در [۶] (JLTFET)، ترانزیستور تونلزنی بدون پیوند همراه شده با تکنولوژی SON (SON JLTFET) و ترانزیستور پیشنهادی (-SON HS JLTFET) نشان داده شده است. در هر سه افزاره نواحی ${
m n}^+$ سورس، کانال و درین از اتمهای ناخالصی یکسان تشکیل شده است. برای مشابه کردن ساختار باند انرژی ترانزیستور (n+-n+-n+) JLTFET) به باند انرژی TFET مرسوم (p+-i-n) از مفهوم پلاسمای بار الکتریکی 🧹 استفاده میشود. این بدین معنی است که از گیتهای قطبی (p-gate) و کنترلی (c-gate) در بالای نواحی سوريد و کانال با تابع کار تنظیم شده استفاده می شود. انتخاب تابع کار بزرگتر برای p-gate نسبت به c-gate، خمش باند انرژی مشابه TFET مرسوم را برای JLTFET به ارمغان میآورد. در SON JLTFET از air به عنوان اکسید گیت استفاده شده است. همچنین، در افزارهی پیشنهادی، InAs به ناحیهی سورس اضافه شده است که به همراه تکینک SON سبب بهبود پارمترهای DC افزاره می شود. بقیه ی پارامترهای طراحی افراره در جدول (۱) داده شده است. در شبیهسازی ترانزیستورها، به دلیل چگالی بالای اتمهای ناخالصی نواحی سورس، کانال و درین از مدرهای باریک

مدن شکاف باند انرژی^۴ (BGN) و باز ترکیب Auger شدن شکاف باند انرژی^۴ (BGN) و باز ترکیب Auger استفاده میشود. در فرآیند ساخت ترانزیستورهای تونلزنی، تلهها و نقصهایی در پیوندهای سورس/کانال و درین/کانال به وجود میآیند که ممکن است الکترون به

² Polarity Gate

³ Control Gate

⁴ Band Gap Narrowing

¹ Silicon-on-nothing Hetero Structure JLTFET

دلیل گرما از باند ظرفیت به تله منتقل شود و سپس به

باند هدایت تونلزنی کند. لذا برای لحاظ این پدیده، مدل



بازترکیب شاکلی رید هـا ل مـدل است کـه است. لازم به ذکر (SRH) افزايش SRH تركيب سبب ب_ا ز نشتى مـدل مے شود . جريان های قابليت تحرك لامبردى دليل بــه تشکیل لایهی معکوس در کانال با است کـه آن شـد ہ CVT فعال در قابلىت تحرك حاملها به دما، ناخالصىها چگالی مىدان و الكتريكى وابسته با فرض است. تونازنى غيرمحلى، مـدل نرخ و حفرها الـكترون ها تونلزنى وابسته به مشخصات باند انرژی از جمله پهنای سد و پنجرهی تونازنی خواهد بود [۱۹,۱۸].در این مقاله، برای صحت سنجی از مدلهای ذکر شده، در شکل (۲) مشخصهی انتقال JLTFET مجدداً با نرم افزار تجاری شبیه ساز ادوات نیمههادی شبیهسازی شده و با [۲۰] مقایسه شده است.

ناهمگن است [۲۱, ۲۲]. در گام (۱)، لایهی فیلم نازک به لایه نشانی بخار شیمیایی آماده می شود. سپس، در گام (۲) ناحیهی سورس در داخل فیلم نازک



زدایش می شود و در گام (۳)، InAs به طریق اپیتکسی برای شکلدهی ناحیهی سورس رشد مییابد. در ادامه، با لایه نشانی اتم به اتم اکسید SiO₂ در قسمت گیت جلویی بر روی بدنهی افزاره قرار می گیرد (گام (۴)). برای ایجاد قسمت SON لازم است که ناحیه ی خالی از ماده، در

¹ Trap-assisted Tunneling

² Shockley-Read-Hall

داخل سیلیکن شکل بگیرد. فرمدهی ناحیه ی خالی با کاشت گازهای هلیم با چگالی بالا در داخل سیلیکن و گرمادهی در محیط نیتروژنی انجام می شود. در گام (۵) سیلیکن در قسمت بالای ناحیه ی خالی به عنوان قسمت SON HS JLTFET به کار می رود و در سایر نواحی زدایش و سپس لایه نشانی اکسید SiO انجام می شود. در نهایت، فلزات مربوط به گیت کمکی و کنتولی لایه نشانی می شوند (گام ۶).



شکل ۳- گامهای مهم در فرآیند ساخت SQN HS JLTFET.

۳-بحث و نتایج

شکل (۴) باندهای انرژی SON JLTFET ،JLTFET SON HS-JLTFET را در امتداد کانال و در حالک روشنی ($V_{\rm ds}{=}\;1V$ و $V_{\rm ds}{=}\;1V$) نشان میدهد. برای هر سه ترانزیستور، زمانی که ولتاژ مثبت به گیت-سورس اعمال می شود، باند هدایت کانال پایین تر از باند ظرفیت سورس قرار می گیرد. از طرفی شروط تونلزنی بر پایهی مدل تونلزنی غیرمحلی یعنی وجود حالتهای خالی یا دریچهی تونلزنی^۱ و پهنای سد کم^۲ (λ) برقرار است. بنابراین، الکترونها قادر به تونلزنی از باند ظرفیت سورس به باند هدایت کانال خواهند بود. مقایسهی JLTFET و SON JLTFET نشان میدهد که تکنیک SON در حالت روشنی و در پیوند سورس/کانال، تاثیر چندانی بر روی پهنای سد تونلزنی ندارد. در نتیجه این دو ترانزیستور در V_{gs}=1V جریان روشنی یکسانی خواهند داشت. زمانی که InAs در سورس SON HS-JLTFET به کار میرود مطابق شکل کمترین پهنای سد تونلزنی (λ3<λ2,1) را برای ترانزیستور پیشنهادی به ارمغان

می آورد. لذا SON HS-JLTFET جریان روشنی بیشتری خواهد داشت.



روشنی.

در شکل (۵)(الف) و (ب) برای هر سه افزاره به ترتیب پتانسیل سطحی و میدان الکتریکی در امتداد کانال و در حالت روشنی نشان داده شده است. باید توجه شود که میدان الکتریکی مشتق منحنی پتانسیل است. پس تغییرات زیاد در پتانسیل نزدیک پیوند سورس/کانال تغییرات زیاد در پتانسیل نزدیک پیوند میشود. این میدان افزایش یافته سبب افزایش تزویج بین گیت و محل تونلزنی میشود که عامل پهنای سد کمی است که برای SON HS-JLTFET

¹ Tunneling Window

² Tunneling Barrier Width



همچنین، فناوری SON تراکم الکترونها را هم در حالت روشنی و هم در حالت خاموشی در سمت پیوند درین/کانال کم کرده است. لذا تونلزنی کمتری در این پیوند اتفاق میافتد و _{dam} کم میشود. برای بیان رابطهی بین تابع کار گیت کمکی و ضخامت مناه از یکسان بودن عملکرد افزاره استفاده میشود. به این صورت که در شکل (۸)(الف) ابتدا تابع کار گیت کمکی از فزایش جریان روشنی میشود. حالا برای اینکه عملکرد افزاره تغییر نکند باید ضخامت air بیشتر شود تا از زیاد شدن جریان جلوگیری کند. افزایش ضخامت اسب افزایش فاصلهی بین گیت و ناحیهی تونلزنی میشود در نتیجه میدان الکتریکی در محل تونلزنی کم میشود لذا

زيرا که پيوند تيزی بين سورس/کانال شکل می گيرد.



مطابق شکل (۸)(ب) با افزایش ضخامت air از nm ۲ به ۴ nm ۴ جریان کم شده است. در نتیجه، برای تابع کارهای کم می توان از ضخامت air بزرگتر استفاده کرد.



(ب) در ضخامت مختلف air.



در جدول (۲) پارامترهای DC مانند IoN و SS و Iamb ر ترانزیستور پیشنهاد شده و دیگر ترانزیستورهای تونلزنی مشابه مقایسهی شده است. مطابق این جدول، ترانزیستور پیشنهادی دارای بیشترین جریان روشنی است زیرا که InAs به کار رفته در سورس کمترین پهنای سد تونلزنی را فراهم میکند. لازم به ذکر است که در این حداقل SS برای ترانزیستور تونلزنی ب<mark>م</mark>وں پیوم ناخالصي الكتريكي (القا شده به وسيله تابع كار كيتها) همراه شده با تکینک ⁽SON ED [۱۵] (SON JLTFET) و همچنین ترانزیستور تونلزنی با ناخالصی الکتریکی و حاوی لایهی فلزی در اکسید گیت^۲ [۱۲] (MS-ED-TFET) ذکر شده است. حداقل SS به کمترین SS موجود در مشخصهی انتقال گفته می شود. این در حالی است که برای سایر ساختارها SS میانگین ذکر شده است. برای محاسبهی SS میانگین معکوس شیب منحنی انتقال را از ولتاژی که جریان شروع به افزایش کرده تا ولتاژی که جریان به مقدار ۱۰۰ نانو امپر برسد بدست می آورند. در ساختار Unstrained JLTFET هیچگونه کشش تک محوری به شکاف باند بدنه وارد نشده است [٢٣]. علاوه براین، ترانزیستور تونلزنی ساختار ناهمگن با اکسید پشتهای (Stacked Gate JLTFET Heterostructure) اخيرا پیشنهاد شدهاند که به دلیل اینکه شامل اکسید با ثابت دى الكتريك بالا هستند جريان روشنى بالايي دارند [۲۴].

	امترهای DC.	مقایسەی پار	جدول ۱-
ساختارها	Ι _{ΟΝ} (Α/μ m)	I_{amb} (A/ μ m)	SS (mV/dec)
SON HS-JLTFET (Thi Work)	s λ.٣×1·-*	1. 1 ×1· ⁻¹¹	٧٠
SON JLTFET	۱.۴×۱۰ ^{-۲}	1.T×1.	٩٨
JLTFET [⁶]	۳×۱۰-۲	4.7×1.	Y٨
SON-ED-JLTFET [10]	۱.۶×۱۰ ^{-۷}	-	1.10
MS-ED-TFET [17]	۶.٩×۱۰ ^{-۱.}	۸.۴×۱۰ ^{-۹}	۲.۲۳
Unstrained JLTFET [77	۳] ۵.۳×۱۰ ^{-۲}	1.T×19	٣٢
Heterostructure Stacker Gate JLTFET [۲۴]	d ۱.λ×۱・ ^{-۴}	-	47.7

در جدول (۳) برای چند نمونه از ترانزیستور اثر میدانی تونلی بدون پیوند از جمله ترانزیستور تونلزنی بدون پیوند مبتنی بر پلاسمای بار الکتریکی همراه شده با لایه فلزی دوگانه (DMS-CP-JL-TFET) ترانزیستور (۱۲]، ترانزیستور تونلزنی بدون پیوند با یک نوع فلز در گیت[†] (-SMG JLTFET) [8] و ترانزیستور تونلزنی بدون پیوند با فلز کاشته شده در گیت (Metal Implant JLTFET) [۱۳] مقدار این دو پارامتر با هم مقایسه شده است.

$SS_{point} \in SS_{ave}$	نايسەي _{erage}	جىول (٣) مة
ساختارها	SS _{average} (mV/dec)	SS _{point} (mV/dec)
DMS-CP-JL-TFET [11]	-	17.74
SMG-JLTFET [۶]	٨٠	7
JLTFET [۲۰]	٧٠	۳۸
Metal Implant JLTFET [۱۳]	~ 1	۴,۹
SON HS-JLTFET (This work)	٧٠	42
	برى	۴-نتيجهگي
ی انتقالی SON HS-JLTFET	ه، مشخصه	در این مطالع
کمک InAs در سورس و تکنیک	JLTFI به ک	نسبت به ET
بیهسازی نشان میدهد که پهنای	داده شد. شب	SON بهبود
ىترىكى افزايش يافته در پيوند	ميدان الك	سد کمتر و
ایش جریان روشنی میشود.	سبب افز	سورس/کانال
Ir تعداد بارهایی که در تونلزنی	فادہ از nAs	همچنين است
س میدهد. علاوه بر این، <mark>تکنیک</mark>	ىند را افزايش	شرکت میکن
، را پيوند درين/كانال كاهش	ن الكتريكى	SON میدار
است I _{amt}	امل کاهش ر	میدهد که ع

³ Dual Metal-strip Charge Plasma-based JLTFET

⁴ Single Material Gate JLTFET

¹ Silicon-on-nothing Electrically Doped JLTFET

² Metal Strip Electrically Doped JLTFET

[۱] بهروز عبدی تهنه و علی نادری، " ساختار جدید ترانزیستور اثر میدانی نانو لوله کربنی تونل زنی با دوپینگ خطی در ناحیـه دریـن شبیهسازی عددی کوانتومی"، نشریه مدلسازی در مهندسی، دوره ۱۶، شماره ۵۲، بهار ۱۳۹۷، صفحه ۱۰۹–۱۱۷.

[۲] علی اصغر اروجی، اکرم عنبر حیدری و زینب رمضانی،" ترانزیستور اثر میدان فلز- نیمه هادی با ناحیه بدون ناخالصی در طرف دریـن برای اصالح چگالی حاملها و کاربردهای توان بالا"، نشریه مدلسازی در مهندسی، دوره ۱۳، شـماره ۴۳، زمسـتان ۱۳۹۴، صفحه ۱۲۱-

- [3] K. Boucart, and A. M. Ionescu, "Double-gate tunnel FET with high-Gate Dielectric", IEEE Transactions on Electron Devices, Vol. 54, NO. 7, June 2007, pp. 1725–1733.
- [4] A. M. Ionescu, and H. Riel, "Tunnel field-effect transistors as energy-efficient electronic switches", Nature, Vol. 479, NO. 7373, November 2011, pp. 329–337.
- [5] J. P. Colinge, C. W. Lee, A. Afzalian, N. D. Akhavan, R. Yan, I. Ferain, P. Razavi, B. Oneill, A. Blake, M. White, and A.M. Kelleher, "Nanowire transistors without junctions", Nature Nanotechnology, Vol. 5, NO. 3, February 2010, pp. 225-229.
- [6] H. Aghandeh, and S. A. S. Ziabari, "Gate engineered heterostructure junctionless TFET with Gaussian doping profile for ambipolar suppression and electrical performance improvement", Superlattices and Microstructures, Vol. 111, November 2017, pp.103–114.
- [7] B. Venkata, M. Gautami, K. Nigam, D. Sharma, V. A. Tikkiwal, S. Yadav, and S. Kumar, "Impact of a metal-strip on a polarity-based electrically doped TFET for improvement of DC and analog/RF performance", Journal of Computational Electronics, Vol. 18, NO. 1, November 2018, pp. 76-82.
- [8] S. Mookerjea, and R. Krishnan, "On enhanced Miller capacitance effect in interband tunnel transistors", IEEE Electron Device Letters, Vol. 30, No. 10, September 2009, pp. 1102–1104.
- [9] W. V. Devi, "Optimization of pocket doped junctionless TFET and its application in digital Inverter", Micro & Nano Letters, Vol. 14, NO. 1, January 2019, pp.69-73.
- [10] D. G. Gaas and L Ge, "Digital performance assessment of the dual-material gate GaAs/InAs/Ge junctionless TFET", IEEE Transactions on Electron Devices, Vol. 68, NO. 4, February 2021, pp.1986-1991.
- [11] V. P. H. Hu and C. T. Wang, "Optimization of III-V heterojunction tunnel FET with non-uniform channel thickness for performance enhancement and ambipolar leakage suppression", Japanese Journal of Applied Physics, Vol. 57, NO. 4, March 2018, p. 04FD18.
- [12] B. Venkata, C. Kaushal, N. Sukeshni, and T. Dheeraj, "Metal-strip approach on junctionless TFET in the presence of positive charge", Applied Physics A, Vol. 125, NO. 9, August 2019, pp.1-12.
- [13] S. Tirkey, D. Sharma, D. S. Yadav, and S. Yadav, "Analysis of a novel metal implant junctionless tunnel FET for better DC and analog/RF electrostatic parameters," IEEE Transactions on Electron Devices, Vol. 64, NO. 9, August 2017, pp. 3943-3950.
- [14] A. Mahajan, D. K. Dash, P. Banerjee, and S. K. Sarkar, "Analytical modeling of triple-metal heterodielectric DG SON TFET", Journal of Materials Engineering and Performance, Vol. 27, NO. 6, February 2018, pp. 2693–2700.

- [15] A. Kaity, S. Singh, and P. N. Kondekar, "Silicon-on-nothing electrostatically doped junctionless tunnel field effect transistor (SON-ED-JLTFET): A short channel effect resilient design," Silicon, Vol. 13, NO. 1, Jan 2021, pp. 9–23.
- [16] W. H. Bu, H. Ru, L. Ming, T. Yu, W. Da-Ke, C. Man-Sun, and W. Yang-Yuan, "Silicon-on-nothing MOSFETs fabricated with hydrogen and helium co-implantation", Chinese Physics, Vol. 15, NO. 11, April 2006, pp. 2751–2755.
- [17] J. Pretet, S. Monfray, S. Cristoloveanu, and T. Skotnicki, "Silicon-on-nothing MOSFETs: performance, short-channel effects, and backgate coupling," IEEE Transactions on Electron Devices, Vol. 51, NO.2, January 2004, pp. 240–245.
- [18] K. Eyvazi, and M. A. Karami, "Suppressing ambipolar current in UTFET by auxiliary gate", Iranian Journal of Science and Technology, Transactions of Electrical Engineering, Vol. 45, NO. 2, September 2020, pp. 407-414.

[۱۹] علی نادری و مریم قدرتی "بهبود عملکرد ترانزیستور اثر میدانی نانولوله کربنی تونلی در حضور ناهمپوشانی"، نشریه مدلسازی در مهندسی، دوره ۱۷، شماره ۹۹ زمینتان ۱۳۹۸، صفحه ۲۱۵–۲۲۴.

- [20] B. Ghosh and M. W. Akram, "Junctionless tunnel field effect transistor," IEEE electron device letters, Vol. 34, NO. 5, Apr 2013, pp. 584–586.
- [21] K. Eyvazi, and M. A. Karami, "Analytical modeling and simulation of a triple-material double-gate SON TFET with stacked front-gate oxide for low-power applications," Iranian Journal of Science and Technology, Transactions of Electrical Engineering, May 2-23, pp. 1-14.
- [22] W. V. Devi and B. Bhowmick, "Optimisation of pocket doped junctionless TFET and its application in digital inverter," Micro Nano Lett., Vol. 14, NO. 1, Jan 2019, pp. 69–73.
- [23] F. Khorramrouze, S. A. S. Ziabari, and A. Heydari, "Design and realization of a junction-less TFET for analog and digital applications based on strain engineering," Majlesi Journal of Telecommunication Devices, Vol. 11, NO. 2, Jun 2022, pp. 66–74.
- [24] A. Vanak, A. Amir, and S. H. Pishgar, "Improvements in reliability and RF performance of stacked gate JLTFET using p⁺ pocket and heterostructure material," Silicon, Feb 2023, pp. 1-11.



A new heterostructure junctionless tunnel field effect transistor with silicon-on-nothing technique for DC parameter improvement

Amin Vanak¹, and Amir Amini^{1,*}

1. Department of Electrical Engineering, College of Technical and Engineering, West Tehran Branch Islamic Azad University, Tehran, Iran.

*Corresponding Author: amini@wtiau.ac.ir

ARTICLE INFO

Keywords: tunnel field effect transistor, Subthreshold swing, Ambipolar current, Heterostructure,

ABSTRACT

In this paper, a novel heterostructure junctionless tunnel field effect transistor with silicon-on-nothing technology (SON HS-JLTFET) is proposed. The proposed device has two advantages over conventional JLTFET. First, one decade of increment in the ON current is achieved and subthreshold swing is improved by 10%. In this device, InAs is used in the source region of SON HS-JLTFET which has a lower energy band gap than Si to achieve thinner tunneling barrier width. Hence, more electron can tunnel from source to channel. As a result, it provides improvements in drain current and subthreshold swing. The second advantage is that the ambipolar current reduction due to the use of SON technique. In fact, in this technique, air is considered as the gate dielectric which results in decrement in the electric field in the drain/channel junction. This reduced electric field causes increasing the width of the tunneling barrier which results in lower ambipolar current in the drain/channel junction.