طراحی و تحلیل یک فشرده‌ساز پنج-به-دو کم‌مصرف و پربازده مبتنی بر ترانزیستورهای نانولوله‌کربنی

نوع مقاله : مقاله پژوهشی

نویسنده

گروه مهندسی کامپیوتر، واحد رفسنجان، دانشگاه آزاد اسلامی، رفسنجان، ایران

چکیده

مقیاس‌بندی فناوری ترانزیستور اثر میدان نیمه‌هادی-اکسید فلز (CMOS) به ابعاد نانو، محدودیت‌های شدیدی از قبیل افزایش جریان نشتی، اتلاف توان بالا و تشدید اثرات کانال کوتاه را به همراه دارد. ترانزیستورهای اثر میدان نانولوله کربنی (CNFET) به عنوان جایگزینی کارآمد برای طراحی مدارهای پربازده و کم‌مصرف پیشنهاد شده‌اند. عمل ضرب یکی از عملیات پایه‌ای در سامانه‌های محاسباتی از جمله ریزپردازنده‌ها و پردازنده‌های سیگنال دیجیتال (DSP) است. در این زمینه، سلول‌های فشرده‌ساز به عنوان بلوک‌های بنیادی برای انباشتن حاصل‌ضرب‌های جزئی به کار می‌روند. در این مقاله، نخست ده معماری موجود فشرده‌ساز پنج-به-دو مرور و تحلیل می‌شود. سپس یک معماری نوین برای فشرده‌ساز پنج-به-دو مبتنی بر فناوری CNFET پیشنهاد می‌گردد. طرح پیشنهادی با استفاده از ابزار Synopsys HSPICE تحت شرایط محیطی گوناگون به طور جامع شبیه‌سازی شد. عملکرد آن از نظر تاخیر، مصرف توان و حاصلضرب تاخیر-توان (PDP) با چهار فشرده‌ساز پنج-به-دو پیشرو مقایسه گردید. نتایج شبیه‌سازی، عملکرد برتر طرح پیشنهادی و دستیابی به مقدار PDP کم‌تر را در مقایسه با سایر طرح‌ها به وضوح نشان می‌دهد.

کلیدواژه‌ها

موضوعات


عنوان مقاله [English]

Design and Analysis of a High-Performance, Low-Power 5-to-2 Compressor Using Carbon Nanotube Field-Effect Transistors

نویسنده [English]

  • Mehdi Bagherizadeh
Department of Computer Engineering, Raf.C. , Islamic Azad University, Rafsanjan, Iran
چکیده [English]

Scaling of complementary metal-oxide-semiconductor (CMOS) technology to the nanoscale introduces many limitations such as significantly increased leakage currents, high power dissipation, and short-channel effects. Carbon nanotube field-effect transistors (CNFETs) have been proposed as an efficient alternative for designing high-performance, low-power circuits. The Multiplication operation is fundamental to many computing systems, including microprocessors and digital signal processors (DSPs), where compressor cells serve as the basic building blocks for accumulating partial products. In this paper, we first review and analyze ten existing 5-to-2 compressor architectures. Subsequently, we propose a novel 5-to-2 compressor design based on CNFET technology. The proposed design was comprehensively simulated under varying environmental conditions using the Synopsys HSPICE tool. Its performance was compared against four state-of-the-art 5:2 compressors in terms of delay, power consumption, and power-delay product (PDP). The simulation results clearly demonstrate the superior performance of the proposed design, consistently achieving a lower PDP compared to all other considered designs.

کلیدواژه‌ها [English]

  • 5-to-2 Compressor
  • CNFET
  • Parallel Multiplier
  • Low-Power Design Low Power

مقالات آماده انتشار، پذیرفته شده
انتشار آنلاین از تاریخ 27 اردیبهشت 1405
  • تاریخ دریافت: 16 مهر 1403
  • تاریخ بازنگری: 03 بهمن 1404
  • تاریخ پذیرش: 02 اسفند 1404