[1] Yan, R.-H., A. Ourmazd, and K.F. Lee, "Scaling the Si MOSFET: From bulk to SOI to bulk." IEEE transactions on electron devices, 39. no. 7. (1992): 1704-1710.
[2] Nakamura, K., et al., "All 2D heterostructure tunnel field-effect transistors: impact of band alignment and heterointerface quality". ACS Applied Materials & Interfaces, 12. no. 46 (2020): 51598-51606.
[3] Najam, F. and Y.S. Yu, "Impact of quantum confinement on band-to-band tunneling of line-tunneling type L-shaped tunnel field-effect transistor." IEEE Transactions on Electron Devices, 66. no. 4 (2019): 2010-2016.
[4] Gayduchenko, I., et al., "Tunnel field-effect transistors for sensitive terahertz detection". Nature communications, 12. no.1 (2021): 543.
[5] Pang, C.-S., S.-J. Han, and Z. Chen, "Steep slope carbon nanotube tunneling field-effect transistor". Carbon, 180. (2021): 237-243.
]6 [عبدی تهنه، بهروز، و علی نادری. "ساختار جدید ترانزیستور اثر میدانی نانو لوله کربنی تونل زنی با دوپینگ خطی در ناحیه درین: شبیه‌سازی عددی کوانتومی." مدل سازی در مهندسی، 16، 52 (2018): 109-117
]7 [نادری، علی، و مریم قدرتی. "بهبود عملکرد ترانزیستور اثر میدانی نانولوله کربنی تونل‌زنی در حضور ناهمپوشانی." مدل سازی در مهندسی، 17، 59 (2019) 215-224
]8 [اروجی، علی اصغر ، اکرم عنبر حیدری و زینب رمضانی. "ترانزیستور اثر میدان فلز-نیمه هادی با ناحیه بدون ناخالصی در طرف درین برای اصلاح چگالی حامل ها و کاربردهای توان بالا." مدل سازی در مهندسی، 13، 43 (2015) : 127-121
]9 [افضلی، سید سعید ، علی اصغر اروجی، و زینب رمضانی. "ترانزیستور ماسفت سه‌گیتی با استفاده از دیود تونل‌زنی سیلیسیم-ژرمانیم برای بهبود اثر بدنه شناور." مجله مهندسی برق دانشگاه تبریز، 48، 3، (2018): 985-990
]10 [بشیری، نگار، و رضا حسینی، "طراحی و تحلیل یک ترانزیستور اثرمیدانی تونلی بدون پیوند دو گیتی با ساختار گیت چند ماده ای." نشریه مهندسی برق و الکترونیک ایران، 18، 4، (2021): 71-77
]11[سجادی، سیده محجوبه، و سعید محمدی، "اثر تله های موجود در شکاف باند انرژی بر روی جریان درین در ترانزیستورهای اثر میدان تونلی." مجله مهندسی برق دانشگاه تبریز، 50، 4، (2021) ، 1639-1645
[12] Kim, S., et al., "Thickness-controlled black phosphorus tunnel field-effect transistor for low-power switches". Nature nanotechnology, 15. no. 3 (2020): 203-206.
[13] Seabaugh, A.C. and Q. Zhang, "Low-voltage tunnel transistors for beyond CMOS logic." Proceedings of the IEEE, 98. no. 12 (2010): 2095-2110.
[14] Krishnamohan, T., et al. "Double-Gate Strained-Ge Heterostructure Tunneling FET (TFET) With record high drive currents and≪ 60mV/dec subthreshold slope." 2008 IEEE International Electron Devices Meeting. IEEE. (2008) pp. 1–3.
[15] Wang, P.-F., et al., "Complementary tunneling transistor for low power application." Solid-State Electronics, 48. no. 12 (2004): 2281-2286.
[16] Boucart, K. and A.M. Ionescu, "Double-gate tunnel FET with high-$\kappa $ gate dielectric." IEEE transactions on electron devices, 54. no. 7 (2007): 1725-1733.
[17] Bhuwalka, K.K., J. Schulze, and I. Eisele, "A simulation approach to optimize the electrical parameters of a vertical tunnel FET." IEEE transactions on electron devices, 52. no. 7 (2005): 1541-1547.
[18] Verhulst, A.S., et al., "Complementary silicon-based heterostructure tunnel-FETs with high tunnel rates". IEEE electron device letters, 29. no. 12 (2008): 1398-1401.
[19] Krishnamohan, T., et al., "High-mobility low band-to-band-tunneling strained-germanium double-gate heterostructure FETs: Simulations." IEEE Transactions on Electron Devices,. 53. no. 5 (2006): 1000-1009.
[20] Singh, S. and B. Raj, "Analytical and compact modeling analysis of a SiGe hetero-material vertical L-shaped TFET." Silicon, 14. no. 5 (2022): 2135-2145.
[21] Yu, J., et al., "Investigation on ambipolar current suppression using a stacked gate in an L-shaped tunnel field-effect transistor". Micromachines, 10. no. 11 (2019): 753.
[22] Abdi, D.B. and M.J. Kumar, "Controlling ambipolar current in tunneling FETs using overlapping gate-on-drain". IEEE Journal of the Electron Devices Society, 2. no. 6 (2014): 187-190.
[23] Kumar, S., et al., "Ambipolarity suppressed dual-material double-source T-shaped tunnel field-effect transistor." Silicon, 13 (2021): 2065-2070.
[24] Kim, J.S., et al., "High-performance Ge/GaAs heterojunction tunneling FET with a channel engineering for sub-0.5 V operation. Semiconductor Science and Technology," 30. no. 3 (2015): 035020.
[25] Rajan, C., D. Sharma, and D.P. Samajdar, "Implementation of physical unclonable functions using hetero junction based GAA TFET." Superlattices and microstructures, 126 (2019): 72-82.
[26] Juyal, R. and S.S. Chauhan. "TCAD simulation of Ge-GaAs hetrojunction dopingless tunnel field effect transistor." 2016 International Conference on Communication and Signal Processing (ICCSP). IEEE (2016): 1434–1437.
[27] Mech, B.C., K. Koley, and J. Kumar, "Ge–GaAs–Ge heterojunction MOSFETs for mixed-signal applications." IEEE Transactions on Electron Devices, 67. no. 9 (2020): 3585-3591.
[28] Jawad, M.F., T. Rahman, and J.K. Saha. "Performance enhancement of ge/gaas heterostructure tunnelling field effect transistor." 2020 IEEE 10th International Conference Nanomaterials: Applications & Properties (NAP). IEEE (202): 01TPNS02-1.
[29] Yoon, Y.J., et al., "Sub-10 nm Ge/GaAs heterojunction-based tunneling field-effect transistor with vertical tunneling operation for ultra-low-power applications." JSTS: Journal of Semiconductor Technology and Science, 16. no. 2 (2016): 172-178.
)